ADS仿真系列

本文介绍了HCSL时钟信号的仿真通道建立过程。以LMK时钟芯片为发送端，ZYNQ FPGA为接收端，详细说明了IBIS模型加载、PCB走线建模（MCLIN模型）、封装参数设置等关键步骤。重点阐述了仿真参数配置要求，包括时步设置需远小于信号周期（100MHz时钟对应10ns周期），以及发送端PWM信号源配置（50%占空比）。最后通过眼图分析验证了DIE端信号质量优于PIN端，指出DIE端眼图应作为最终判定依据。该流程为高速时钟信号完整性分析提供了完整解决方案。

1、仿真通道建立，以HCSL时钟为例

1.1 发送端为LMK时钟芯片，ADS 模型为ibis PIN，LMK的ibis模型为官网下载，选择输出端口

1.2 线路channel为PCB 走线长度，ADS为MCLIN模型，同时设置MSub PCB叠层参数

1.3 接收端为ZYNQ FPGA GTR CLK时钟，加载ibis模型，需要注意是模型前端要放PKG封装s参数

1.4 放置仿真组件，这里需要根据仿真速率设置step远远小于仿真速率和stop时间，本用例为100MHz（10ns）

1.5 设置发送源，本设计为时钟，则为规律的PWM信号，占空比为50%的信号

1.6 放置示波器探测器，即眼图探针放置到需要的地方，如接收端pkg和die端

2、仿真开始

2.1 仿真眼图如下，可以看到DIE端的眼图是比PIN上的好，最终以DIE上眼图为准