ARM Cortex R52 架构 GICv3 中断控制器
一、Cortex R52 与 GICv3 概述
Cortex R52 是 ARM 面向 功能安全 + 高实时性 推出的处理器核，支持锁步、虚拟化与强隔离，广泛用于汽车 MCU/MPU、工业控制、医疗电子。
- 架构：ARMv8 R
- 中断控制器：GICv3 架构
- 关键能力：多核中断路由、优先级抢占、安全分组、低延迟、虚拟化支持
GICv3 相比 GICv2 核心升级：
- 新增 Redistributor，每核独立配置
- CPU 接口支持 系统寄存器（ICC_*） 访问
- 硬件亲和路由，多核扩展更强
- 支持 Group0/Group1 安全与非安全分组
- 适配实时与功能安全场景
二、GICv3 硬件架构（R52 专属）
Cortex R52 上的 GICv3 由三部分组成：
- Distributor（GICD）
- 全局中断分发、优先级仲裁、SPI 管理
- 整个 Cluster 只有 1 个
- Redistributor（GICR）
- 每核 1 个，管理 PPI/SGI
- 负责把中断递交给对应 CPU 接口
- CPU Interface（GICC）
- 每核 1 个，向核发 IRQ/FIQ
- 支持 系统寄存器 快速访问
一句话结构： 外设中断 → Distributor → Redistributor → CPU Interface → Cortex R52 核
三、中断类型（R52 必知）
GICv3 把中断分为三类，R52 全部支持：
- SGI（Software Generated Interrupt，0–15）
- 核间中断 IPI，软件触发
- 用于多核同步、任务调度
- PPI（Private Peripheral Interrupt，16–31）
- 核私有外设中断：私有定时器、错误、监控
- 每个核独立配置
- SPI（Shared Peripheral Interrupt，32+）
- 全局共享外设中断：UART、CAN、GPIO、ADC
- 可路由到任意核
四、中断分组与安全（R52 功能安全关键）
GICv3 用分组实现安全隔离，R52 常用：
- Group0 → 触发 FIQ，用于安全/最高优先级/故障处理
- Group1 → 触发 IRQ，用于普通业务中断
五、中断生命周期（状态机）
每个中断严格遵循状态流转：
- Inactive：无中断
- Pending：触发、等待分发
- Active：CPU 已应答（读 IAR）
- ：处理中再次触发
