嵌入式转 FPGA 学习路径与职业建议
一、转型背景
部分嵌入式工程师在积累一定经验后，常面临薪资增长缓慢及技术天花板的问题。从 STM32、RTOS 到驱动调试，应用层开发复用度高但深度有限。接触 FPGA 项目后发现，其偏底层、与硬件强相关，岗位门槛更高且薪资上限显著优于普通嵌入式。
二、核心顾虑与基础
转行前最大的挑战在于思维转换。具备 C 语言及板级调试经验是优势，但需补充硬件描述语言（HDL）知识。重点在于建立硬件并行思维，掌握时序约束意识及工程级项目流程，而非从零开始补电子基础。
三、学习路线规划
第一阶段：FPGA 基础（约 1.5 个月）
掌握 Verilog 语法、时序逻辑与组合逻辑，熟悉 Testbench 仿真及 ModelSim/Vivado 工具使用。目标为看得懂代码，写得出模块。
第二阶段：核心能力构建（约 2 个月）
深入 FIFO/RAM/ROM 设计，串口通信协议（UART/SPI/IIC），时序分析与约束编写，状态机设计及多时钟域处理。此阶段是从'会写'到'写对'的关键。
第三阶段：项目实战（约 2~2.5 个月）
完成 FPGA+DDR 数据缓存、FPGA 与 MCU/上位机通信等项目。重点考察架构合理性、模块解耦、时序稳定性及工程表达能力。同时准备简历与面试。
四、面试要点
面试通常围绕 Verilog 语法与时序、FIFO/跨时钟域、项目结构说明、调试经验以及 MCU 与 FPGA 差异对比展开。
五、给转行者的建议
- 利用嵌入式背景：懂 MCU 有助于理解时序、通信及系统架构。
- 重视项目实践：企业更看重上手能力、调通能力及解释能力，而非纯理论。
- 长期主义：FPGA 是技术型岗位，入门回报稳定，越老越值钱。
结语
从嵌入式到 FPGA 是技术纵深的升级。若卡在涨薪慢、项目重复或看不到发展时，值得认真考虑。
