FMC、FMC+ 详解

FMC、FMC+ 详解

文章目录

FMC 简介

FPGA 对 I/O 需求的变化适应性很强。在重新配置 FPGA 以实现新协议之后,只需更换物理 I/O 组件和连接器即可。除非 I/O 组件在扩展卡模块,否则需要改变板级设计。为了避免与设计变更相关的成本和工作量,设计人员一直依赖于 PCI Mezzanine Card (PMC) 和 Switched Mezzanine Card (XMC) 标准。然而,这些标准是多年前为单板计算机(SBCs)等通用解决方案开发的,而不是 FPGA。2008 年 7 月,随着美国国家标准协会(ANSI)批准和发布 VITA 57 FPGA Mezzanine Card (FMC) 标准,这种情况发生了变化。
下图为普通板级设计和基于 FMC 扩展卡的设计的区别:

在这里插入图片描述


在这里插入图片描述


FMC 标准由从 FPGA 供应商到最终用户的公司联盟开发,旨在为位于基板(载卡)上的 FPGA 提供标准的扩展卡外形、连接器和模块化接口。以这种方式将 I/O 接口与 FPGA 解耦,简化了 I/O 接口模块设计,同时最大限度地提高了载卡的可重复使用能力。与使用 PCI、PCI-X、PCle 或 Serial RapidIO 等复杂接口的 PMC 和 XMC 标准不同,FMC 标准只需要直接连接到载卡上的 FPGA 的核心 I/O 和收发器电路。复杂接口标准在 FMC 扩展卡上实现。如下图所示,FMC 扩展卡可以支持以下接口标准:

  • 模拟 I/O:ADC 和 DAC
  • 数字并行 I/O:例如,Camera Link,LVDS,FPDP
  • 数字高速串行 I/O:例如,光纤,串行 FPDP,Gb/10Gb 以太网
在这里插入图片描述


在这里插入图片描述


FMC 标准为电路板开发人员提供稳定,直接和兼容的标准。FMC 标准的优点如下:

  1. 减少对扩展卡上复杂协议逻辑的需求
  • 最大限度地提高数据吞吐量
  • 最大限度地降低延迟
  • 降低 FPGA 设计复杂性
  • 最大限度地减少系统开销

比 PMCI、XMC 扩展卡具有更好的散热性能

在这里插入图片描述

FMC 标准定义了单宽度(69mm x 76.5mm)和双宽度(139mm x 76.5mm)的外形标准。单宽度模块支持单个连接器连接到载卡。双宽度模块专为需要额外带宽、更多前面板空间或更大 PCB 面积的应用而设计,最多支持两个连接器。FMC 标准的两个外观标准提供了额外的灵活性,可以根据空间、I/O 需求优化电路板。

一旦选定了外形尺寸,电路板开发人员就可以从两种不同的连接器中进行选择,作为从 FMC 标准到载卡上 FPGA 的接口:具有 160 引脚的低引脚数(LPC)连接器和具有 400 引脚的高引脚数(HPC)连接器。两者都支持高达 2 Gb/s 的单端和差分信号,以及高达 10 Gb/s 的 FPGA 串行收发器信号。LPC 连接器提供 68 个用户定义的单端信号(或 34 个用户定义的差分信号)。它还提供了 1 对串行收发器信号、时钟、一个 JTAG 接口和一个 I2C 接口,作为对基本智能平台管理接口(IPMI)命令的可选支持。HPC 连接器提供 160 个用户定义的单端信号(或 80 个用户定义的差分信号),10 对串行收发器信号和额外的时钟。

在这里插入图片描述


HPC 和 LPC 连接器使用相同的机械结构。唯一的区别是哪些信号是实际上被使用的。因此,具有LPC 连接器的扩展卡可以插入到 HPC 端子,并且如果设计得当,当插入到 LPC 端子时,具有 HPC 连接器的扩展卡可以提供功能的子集。下图显示了 Xilinx 的一个开发板,它具有 Virtex®-6 FPGA 和两个 FMC 连接器(一个 LPC 和一个 HPC)。

在这里插入图片描述

FMC 引脚输出定义

High-pin count (HPC) connector, HPC pinout

HPC 连接器有 10 排(A、B、C、D、E、F、G、H、J、K),每排 40Pin。下表总结了 HPC 连接器的引脚。
HPC connector pin summary

General pin functionPin count
Gigabit data40
Gigabit clocks4
User data160
User clocks8
I2C2
JTAG5
State flags5
Power supply15
Ground159
Reserved2
在这里插入图片描述


Footprints can be viewed in Lib_Altium repository.

在这里插入图片描述

Low-pin count (LPC) connector, LPC pinout

LPC 连接器有 4 排(C, D, G, H),每排 40Pin。下表总结了 LPC 连接器的引脚。
LPC connector pin summary

General pin functionPin count
Gigabit data4
Gigabit clocks2
User data68
User clocks4
I2C2
JTAG5
State flags4
Power supply10
Ground61
在这里插入图片描述


在这里插入图片描述


在这里插入图片描述


Footprints can be viewed in Lib_Altium repository.

在这里插入图片描述

Pin and signal description

在这里插入图片描述


在这里插入图片描述

FMC+ 简介

FMC+ 是 FMC 的增强功能。它将 FPGA 串行收发器信号从 10 对增加到 32 对,数据速率高达 28Gbps。FMC+ 载卡允许向后兼容 FMC 扩展卡。FMC 要求由 ANSI/VITA 57.1 标准定义。FMC+ 要求由 ANSI/VITA57.4 标准定义。

VITA57 标准更新历史

在这里插入图片描述

VITA57.4 标准推出的原因

在这里插入图片描述

FMC+ 引脚输出定义

在这里插入图片描述
在这里插入图片描述


在这里插入图片描述

Altera 开发板的 FMC 引脚定义

英特尔® Arria® 10 GX FPGA 开发套件

订购代号:DK-DEV-10AX115S-A
https://www.intel.cn/content/www/cn/zh/products/details/fpga/development-kits/arria/10-gx.html

在这里插入图片描述

主板原理图:
https://www.intel.cn/content/www/cn/zh/content-details/649803/arria-10-fpga-development-kit-dk-dev-10ax115s-a-board-schematic.html

Xilinx 开发板的 FMC 引脚定义

AMD Kintex 7 FPGA KC705 评估套件

https://china.xilinx.com/content/xilinx/zh/products/boards-and-kits/ek-k7-kc705-g.html

在这里插入图片描述


主板原理图(需注册 AMD 账号才可下载):
https://china.xilinx.com/member/forms/download/design-license.html?cid=188020&filename=kc705_Schematic_xtp132_rev1_1.pdf

AMD Virtex 7 FPGA VC709 连接功能套件

https://china.xilinx.com/products/boards-and-kits/dk-v7-vc709-g.html

在这里插入图片描述


主板原理图(需注册 AMD 账号才可下载):
https://china.xilinx.com/member/forms/download/design-license.html?cid=201032&filename=vc709_Schematic_xtp213_rev1_0.pdf

ALINX 开发板

Xilinx Kintex UltraScale FMC HPC PCIE 光纤 FPGA 开发板 XCKU040 AXKU041

在这里插入图片描述


主板原理图:
https://www.alinx.com/public/upload/file/AXKU041_UG.pdf

参考资料:

  1. https://fmchub.github.io/appendix/VITA57_FMC_HPC_LPC_SIGNALS_AND_PINOUT.html
  2. ANSI/VITA 57.1-2008
  3. Overview of VITA57 – FMC, Curtiss Wright, www.vita.com/Resources/Learn/FMC%20Overview.pptx
  4. I/O Design Flexibility with the FPGA Mezzanine Card (FMC), Xilinx WP315
  5. FMCHUB - FPGA MEZZANINE CARDs
  6. Lib_Altium, Altium Designer libraries for ANSI/VITA 57 FPGA Mezzanine Card (FMC) Standard
  7. FMC LPC Breakout board, Datasheet of Open-source hardware FMC module

Read more

AI 生成的 UI 太丑?3 步让你的前端秒变高级感

AI 生成的 UI 太丑?3 步让你的前端秒变高级感

🚀 AI 生成的 UI 太丑?3 步让你的前端秒变高级感 你是不是也遇到过这种情况:满心期待地用 AI 生成一个前端页面,结果得到的是一个土到掉渣的蓝紫色界面,丑到自己都看不下去?🤦‍♂️ 别担心,你不是一个人!这是目前 90% 开发者使用 AI 写前端时都会遇到的痛点。 好消息是,经过一番研究和实践,我们发现了一些有效的方法!通过几个简单的技巧,不需要手写任何 CSS,就能让 AI 帮你生成媲美专业设计师的 UI 界面。 今天就手把手教你 3 步搞定,让 AI 彻底告别 “AI 味”! 🧪 实验准备 工具准备 想要跟着实验,你需要准备: 1. Claude Code (2.0.55) 底层模型是 Minimax-M2

嗨! Coze 的 AI 漫游:解锁智能体与工作流,轻松拿捏智能应用(1)

嗨! Coze 的 AI 漫游:解锁智能体与工作流,轻松拿捏智能应用(1)

Hi,好久不见,我是云边有个稻草人,一个偶尔中二的万粉博主与你分享专业知识 ~ U·ェ·U ~ 《有趣的AI》—本篇文章所属专栏—持续更新中—欢迎订阅! 现在来一场 Coze 的 AI 漫游——解锁智能体与工作流,轻松拿捏智能应用吧! 目录 一、课程概述 1.1 什么是coze? 1.2 为什么要学习coze? 1.3 学习完coze你能收获到什么? 1.4 学习coze你需要什么基础? 二、扣子产品生态 2.1 扣子产品矩阵  2.2 注册扣子  2.3 扣子开发平台  (1)什么是扣子开发平台? (2)扣子开发平台使用 (3)扣子开发平台付费管理

Vibe Coding - UI UX Pro Max 驱动的现代前端 UI工作流

Vibe Coding - UI UX Pro Max 驱动的现代前端 UI工作流

文章目录 * 一、为什么需要一个“会设计的 AI 技能”? * 二、UI UX Pro Max 到底是什么? * 三、安装与集成:从 0 到 1 搭好环境 * 3.1 安装 uipro-cli * 3.2 在项目中初始化 UI UX Pro Max * 3.3 锁定与更新版本(团队协作建议) * 四、工作原理:一句话需求是怎么变成完整 UI 的? * 4.1 设计决策流程拆解 * 4.2 不同助手中的调用方式 * 五、实战一:用 React + Tailwind

3D效果:HTML5 WebGL结合AI实现智能3D场景渲染

3D效果:HTML5 WebGL结合AI实现智能3D场景渲染 📝 本章学习目标:本章聚焦高级主题,帮助读者掌握工程化开发能力。通过本章学习,你将全面掌握"3D效果:HTML5 WebGL结合AI实现智能3D场景渲染"这一核心主题。 一、引言:为什么这个话题如此重要 在前端技术快速发展的今天,3D效果:HTML5 WebGL结合AI实现智能3D场景渲染已经成为每个前端开发者必须掌握的核心技能。HTML5作为现代Web开发的基石,与AI技术的深度融合正在重新定义前端开发的边界和可能性。 1.1 背景与意义 💡 核心认知:HTML5与AI的结合,让前端开发从"静态展示"进化为"智能交互"。这种变革不仅提升了用户体验,更开辟了前端开发的新范式。 从2020年TensorFlow.js的成熟,到如今AI辅助开发工具的普及,前端开发正在经历一场智能化革命。据统计,超过70%的前端项目已经开始尝试集成AI能力,AI辅助前端开发工具的市场规模已突破十亿美元。 1.2 本章结构概览 为了帮助读者系统性地掌握本章内容,