FMC接口定义

FMC 简介

FPGA 对 I/O 需求的变化适应性很强。在重新配置 FPGA 以实现新协议之后,只需更换物理 I/O 组件和连接器即可。除非 I/O 组件在扩展卡模块,否则需要改变板级设计。为了避免与设计变更相关的成本和工作量,设计人员一直依赖于 PCI Mezzanine Card (PMC) 和 Switched Mezzanine Card (XMC) 标准。然而,这些标准是多年前为单板计算机(SBCs)等通用解决方案开发的,而不是 FPGA。2008 年 7 月,随着美国国家标准协会(ANSI)批准和发布 VITA 57 FPGA Mezzanine Card (FMC) 标准,这种情况发生了变化。
下图为普通板级设计和基于 FMC 扩展卡的设计的区别:

在这里插入图片描述


在这里插入图片描述


FMC 标准由从 FPGA 供应商到最终用户的公司联盟开发,旨在为位于基板(载卡)上的 FPGA 提供标准的扩展卡外形、连接器和模块化接口。以这种方式将 I/O 接口与 FPGA 解耦,简化了 I/O 接口模块设计,同时最大限度地提高了载卡的可重复使用能力。与使用 PCI、PCI-X、PCle 或 Serial RapidIO 等复杂接口的 PMC 和 XMC 标准不同,FMC 标准只需要直接连接到载卡上的 FPGA 的核心 I/O 和收发器电路。复杂接口标准在 FMC 扩展卡上实现。如下图所示,FMC 扩展卡可以支持以下接口标准:

  • 模拟 I/O:ADC 和 DAC
  • 数字并行 I/O:例如,Camera Link,LVDS,FPDP
  • 数字高速串行 I/O:例如,光纤,串行 FPDP,Gb/10Gb 以太网
在这里插入图片描述


在这里插入图片描述


FMC 标准为电路板开发人员提供稳定,直接和兼容的标准。FMC 标准的优点如下:

  1. 减少对扩展卡上复杂协议逻辑的需求
  • 最大限度地提高数据吞吐量
  • 最大限度地降低延迟
  • 降低 FPGA 设计复杂性
  • 最大限度地减少系统开销

比 PMCI、XMC 扩展卡具有更好的散热性能

在这里插入图片描述

FMC 标准定义了单宽度(69mm x 76.5mm)和双宽度(139mm x 76.5mm)的外形标准。单宽度模块支持单个连接器连接到载卡。双宽度模块专为需要额外带宽、更多前面板空间或更大 PCB 面积的应用而设计,最多支持两个连接器。FMC 标准的两个外观标准提供了额外的灵活性,可以根据空间、I/O 需求优化电路板。

一旦选定了外形尺寸,电路板开发人员就可以从两种不同的连接器中进行选择,作为从 FMC 标准到载卡上 FPGA 的接口:具有 160 引脚的低引脚数(LPC)连接器和具有 400 引脚的高引脚数(HPC)连接器。两者都支持高达 2 Gb/s 的单端和差分信号,以及高达 10 Gb/s 的 FPGA 串行收发器信号。LPC 连接器提供 68 个用户定义的单端信号(或 34 个用户定义的差分信号)。它还提供了 1 对串行收发器信号、时钟、一个 JTAG 接口和一个 I2C 接口,作为对基本智能平台管理接口(IPMI)命令的可选支持。HPC 连接器提供 160 个用户定义的单端信号(或 80 个用户定义的差分信号),10 对串行收发器信号和额外的时钟。

在这里插入图片描述


HPC 和 LPC 连接器使用相同的机械结构。唯一的区别是哪些信号是实际上被使用的。因此,具有LPC 连接器的扩展卡可以插入到 HPC 端子,并且如果设计得当,当插入到 LPC 端子时,具有 HPC 连接器的扩展卡可以提供功能的子集。下图显示了 Xilinx 的一个开发板,它具有 Virtex®-6 FPGA 和两个 FMC 连接器(一个 LPC 和一个 HPC)。

在这里插入图片描述

FMC 引脚输出定义

High-pin count (HPC) connector, HPC pinout

HPC 连接器有 10 排(A、B、C、D、E、F、G、H、J、K),每排 40Pin。下表总结了 HPC 连接器的引脚。
HPC connector pin summary

General pin functionPin count
Gigabit data40
Gigabit clocks4
User data160
User clocks8
I2C2
JTAG5
State flags5
Power supply15
Ground159
Reserved2
在这里插入图片描述


Footprints can be viewed in Lib_Altium repository.

在这里插入图片描述

Low-pin count (LPC) connector, LPC pinout

LPC 连接器有 4 排(C, D, G, H),每排 40Pin。下表总结了 LPC 连接器的引脚。
LPC connector pin summary

General pin functionPin count
Gigabit data4
Gigabit clocks2
User data68
User clocks4
I2C2
JTAG5
State flags4
Power supply10
Ground61
在这里插入图片描述


在这里插入图片描述


在这里插入图片描述


Footprints can be viewed in Lib_Altium repository.

在这里插入图片描述

Pin and signal description

在这里插入图片描述


在这里插入图片描述

FMC+ 简介

FMC+ 是 FMC 的增强功能。它将 FPGA 串行收发器信号从 10 对增加到 32 对,数据速率高达 28Gbps。FMC+ 载卡允许向后兼容 FMC 扩展卡。FMC 要求由 ANSI/VITA 57.1 标准定义。FMC+ 要求由 ANSI/VITA57.4 标准定义。

VITA57 标准更新历史

在这里插入图片描述

VITA57.4 标准推出的原因

在这里插入图片描述

FMC+ 引脚输出定义

在这里插入图片描述
在这里插入图片描述


在这里插入图片描述

Altera 开发板的 FMC 引脚定义

英特尔® Arria® 10 GX FPGA 开发套件

订购代号:DK-DEV-10AX115S-A
https://www.intel.cn/content/www/cn/zh/products/details/fpga/development-kits/arria/10-gx.html

在这里插入图片描述

主板原理图:
https://www.intel.cn/content/www/cn/zh/content-details/649803/arria-10-fpga-development-kit-dk-dev-10ax115s-a-board-schematic.html

Xilinx 开发板的 FMC 引脚定义

AMD Kintex 7 FPGA KC705 评估套件

https://china.xilinx.com/content/xilinx/zh/products/boards-and-kits/ek-k7-kc705-g.html

在这里插入图片描述


主板原理图(需注册 AMD 账号才可下载):
https://china.xilinx.com/member/forms/download/design-license.html?cid=188020&filename=kc705_Schematic_xtp132_rev1_1.pdf

AMD Virtex 7 FPGA VC709 连接功能套件

https://china.xilinx.com/products/boards-and-kits/dk-v7-vc709-g.html

在这里插入图片描述


主板原理图(需注册 AMD 账号才可下载):
https://china.xilinx.com/member/forms/download/design-license.html?cid=201032&filename=vc709_Schematic_xtp213_rev1_0.pdf

ALINX 开发板

Xilinx Kintex UltraScale FMC HPC PCIE 光纤 FPGA 开发板 XCKU040 AXKU041

在这里插入图片描述


主板原理图:
https://www.alinx.com/public/upload/file/AXKU041_UG.pdf

参考资料:

  1. https://fmchub.github.io/appendix/VITA57_FMC_HPC_LPC_SIGNALS_AND_PINOUT.html
  2. ANSI/VITA 57.1-2008
  3. Overview of VITA57 – FMC, Curtiss Wright, www.vita.com/Resources/Learn/FMC%20Overview.pptx
  4. I/O Design Flexibility with the FPGA Mezzanine Card (FMC), Xilinx WP315
  5. FMCHUB - FPGA MEZZANINE CARDs
  6. Lib_Altium, Altium Designer libraries for ANSI/VITA 57 FPGA Mezzanine Card (FMC) Standard
  7. FMC LPC Breakout board, Datasheet of Open-source hardware FMC module

​编辑G2突破手259

关注

分享

0

82

48

兼容Xilinx公司开发板设计 - 基于FMC接口的DSP TMS320C6455子卡模块DSP开发

IfllUnity的博客

 215

本文将介绍如何设计一个兼容Xilinx开发板的基于FMC接口的DSP TMS320C6455子卡模块,并提供相应的源代码。本文介绍了如何设计一个兼容Xilinx开发板的基于FMC接口的DSP TMS320C6455子卡模块,并提供了相应的源代码示例。通过合理的硬件设计和软件配置,可以在Xilinx开发板上进行DSP开发,并实现各种数字信号处理任务。请注意,这只是一个示例,您可以根据实际需求进行修改和扩展。这只是一个简单的示例代码,您可以根据DSP芯片的具体规格和需求,编写更复杂的应用程序。

基于XC7K325T的FMC接口万兆光纤网络验证卡

F_white的博客

 1483

TES307 是一款基于 XC7K325T FPGA 的万兆光纤网络验证平台,板卡具有 1 个 FMC(HPC)接口,4 路 SFP+万兆光纤接口、4路 SATA 接口、1 路 USB3.0 接口。板载高性能的 FPGA 处理器可以实现光纤协议、SATA 总线控制器、以及 USB3.0 高速串行总线的数据传输,具有高带宽、低延迟的数据链路,该板卡通过搭载不同的 FMC子卡,可快速搭建起数据采集、传输、存储的高效验证平台,可广泛应用于测试测量、图像采集等场景。 实物图 功能框图 功能参数  板 载 FP

STM32接口FSMC与FMC控制 XXROM_stm32 fmc接口

11-21

FMC初始化结构体,除最后一个成员是前面的时序结构体配置外,其它结构体成员的配置都对应到FMC_SDCR中的寄存器位。 配置完SDRAM初始化结构体后,调用FMC_SDRAMInit函数把这些配置写入到FMC的SDRAM控制寄存器及时序寄存器,实现FMC的初始化。 • FMC_AutoRefreshNumber • FMC_CommandTarget 本成员用于选

FPGA FMC 接口_fmc接口

11-25

连接器类型: FMC 接口有两种连接器,分别是 160 引脚的低引脚数(LPC)连接器和 400 引脚的高引脚数(HPC)连接器。两者都支持高达 2Gb/s 的单端和差分信号,以及高达 10Gb/s 的 FPGA 串行收发器信号。LPC 连接器提供 68 个用户定义的单端信号(或 34 个用户定义的差分信号),还提供 1 对串行收发器信号、时钟、...

FMC 连接器规格书 连接器座子

12-04

FMC 连接器规格书 连接器座子

FMC使用指南pdf包含Vivado 开发流程示例

09-12

FMC ( FPGA Mezzanine Card ) 简而言之,是具有特定功能的子卡模块。 FPGA 夹层卡 (FMC) 标准由包括 FPGA 厂商和最终用户在内的公司联盟 开发,属于 ANSI 标准,旨在为基础板(载卡)上的 FPGA 提供标准的夹层卡 尺寸、连接器和模块接口。I/O 接口与 FPGA 分离,不仅简化了 I/O 接口模 块设计,同时还能最大化载卡的重复使用率。 本示例为将几个信号通过 ZC706 上的 FMC 接口输出到载卡上。 1. 源代码 : module top(clk,CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE); input clk; output CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE; reg CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE; integer counter = 0; parameter N = 20; integer counter1 = 0; reg clk_div = 0; initial begin 等等

...FLASH接口、NAND FLASH驱动步骤)_stm32 fmc

11-6

综合起来,这段代码的含义是向外设 FMC 发送了一个指定命令或数据,通过 FMC 控制器与 NAND FLASH 进行通信。根据具体的需求,可以使用不同的地址和数据来执行不同的 NAND FLASH 操作,如发送命令、写入数据或读取数据等。 FMC接口的NAND FLASH/PC卡控制器具有如下特点: FMC 接口的 NAND FLASH/PC 卡控制器的特点如...

FMC/FSMC/EXMC总线NORFlash/PSRAM接口(异步-复用-不突发/同步-复用-突...

11-27

FMC包含五个主要模块:AHB接口(包括FMC配置寄存器)、NOR Flash/PSRAM/SRAM 控制器、NAND Flash/PC卡控制器、SDRAM 控制器和外部器件接口。 所有的外部存储器共享数据器输出的地址、数据、控制总线,每个外部设备可以通过唯一一 个片选信号加于区分。 1.1 框图 ...

FMC接口包括公头和母头.rar

04-16

该FMC接口使用任何画图软件cadence、AD、PADS

FMC接口说明-附件资源

03-05

FMC接口说明-附件资源

fmc接口定义_FPGA的FMC接口详细介绍

11-1

FMC (FPGAMezzanine Card ) FPGA中间层板卡,整个FMC模块由子板模块、载卡两部分构成。子板模块和载卡之间由连接器连接,子板模块上连接器使用公座(male),载卡上连接器使用母座(female)。载卡连接器引脚与具有可配置IO资源的芯片例如FPGA引脚通过PCB设计连接在一起;子板模块上连接器引脚与IO接口也是通过PCB设计连接...

FMC&FSMC_fmc接口

11-26

FMC&FSMC FMC和FSMC是STM32微控制器中的存储控制器,负责管理与外部存储设备如SRAM、NORFlash、NANDFlash等的接口。它们将AHB总线的事务转换为适合外部设备的协议,并确保正确的时序。FMC支持8位、16位和32位读写操作,而FSMC则能处理不同位宽的异步读写,两者都一次只能访问一个外部器件,且具有独立的存储区域映射。

FMC接口连接标准

11-22

FMC接口连接标准,从FPGA标准接口卡规范_翻译过来,FMC接口中文说明

4 路 FMC 接口基带信号处理板(2 个FMC接口、2个FMC+接口)

F_white的博客

 2438

TES641 是一款基于 Virtex UltraScale+系列 FPGA 的高性能 4路 FMC 接口基带信号处理平台,该平台采用 1 片 Xilinx 的Virtex UltraScale+系列 FPGA XCVU13P 作为信号实时处理单元,该板卡具有 4 个 FMC 子卡接口(其中有 2 个为 FMC+接口),各个节点之间通过高速串行总线进行互联,该 FPGA 支持最大32Gbps 的高速串行总线,适用于 100G 以太网、JESD204B/JESD204C 等高速接口。板卡采用嵌入式非标结构,具

stm32f429 利用stm32cube配置FMC接口_stm32f429 fmcclk fmcsdclk-ZEEKLOG...

11-28

STM32F429 FMC 接口的 SDRAM控制器,具有如下特点: 两个SDRAM 存储区域,可独立配置 支持8 位、 16 位和 32 位数据总线宽度 支持13 位行地址, 11 位列地址, 4 个内部存储区域: 4x16Mx32bit (256MB)、 4x16Mx16bit(128 MB)、 4x16Mx8bit (64 MB) ...

FMC接口

m0_50916087的博客

 884

STM32F429的FMC接口支持SRAM、SDRAM、NAND FLASH、NOT FLASH等存储器

56-FMC连接器电路设计

weixin_66510961的博客

 4181

FMC连接器电路设计

VITA 57.1 FMC连接器说明手册

02-22

FPGA 夹层卡 (简称FMC) 标准由包括 FPGA 厂商和最终用户在内的公司联盟开发,属于 ANSI 标准,旨在为基础板(载卡)上的 FPGA 提供标准的夹层卡尺寸、连接器和模块接口。I/O 接口与 FPGA 分离,不仅简化了 I/O 接口模块设计,同时还能最大化载卡的重复使用率。

FMC接口标准

10-19

FMC标准接口说明,英文版 现在Xilinx、Alter等主流FPGA厂商大多使用FMC接口,其对应有很多FMC扩展子板

FMC VITA 57.1 HPC 连接器 Concept HDL 及 Allegro 16.6 封装

09-03

FPGA FMC 板卡ASP-134486-01,ASP-134488-01连接器Concept HDL原理图及PCB封装,Allegro 版本: 16.6 083。

高速ADC ADC12DJ3200 FMC子卡设计与JESD204B源码实现详解

05-23

内容概要:本文详细介绍了基于ADC12DJ3200的FMC子卡设计,涵盖硬件设计、时钟电路、JESD204B源码实现以及PCB布局等方面。首先讨论了ADC12DJ3200的供电需求及其重要性,强调了数字电源和模拟电源的严格隔离。接着讲解...

高速ADC采集卡ADC12DJ3200 FMC子卡原理图、PCB设计及JESD204B源码详解

最新发布

08-13

ADC12DJ3200 FMC子卡的技术特点及其在现代电子系统中的重要性。首先从背景出发,阐述了高性能采集卡的发展趋势以及FMC子卡的关键作用。接着对FMC子卡的原理图进行了全面解析,涵盖硬件组成(如芯片模块、时钟模块、...

FMC+标准详解:提升FMC性能与高速I/O扩展

资源摘要信息:"VITA 57.4 是一项由 ANSI/VITA(美国国家标准协会/国际测试与测量协会)制定的模块化接口标准,全称为 FPGA Mezzanine Card Plus(FMC+),作为原有 FMC(FPGA Mezzanine Card)标准的增强版本,旨在...

VITA 57.4 FMC+扩展板应用指南及引脚定义详解

资源摘要信息:"VITA 57.4 FMC+ Extender Application Note 是由 Samtec 公司于2019年9月发布的一份专业技术应用笔记,主要针对 VITA 57.4 标准下的 FMC+(FPGA Mezzanine Card Plus)扩展板设计与应用提供详尽的技术...

FMC接口概念

dragon_cdut的博客

 2985

原文地址:https://baijiahao.baidu.com/s?id=1590841464900884750&wfr=spider&for=pc FMC ( FPGA Mezzanine Card ) FPGA中间层板卡,整个FMC模块由子板模块、载卡两部分构成。子板模块和载卡之间由连接器连接,子板模块上连接器使用公座(male),载卡上连接器使用母座(female)。载卡连接器引脚与具有可配置IO资源的芯片例如FPGA引脚通过PCB设计连接在一起;子板模块上连接器引脚与IO接口也是

fmc接口定义_STM32接口FSMC/FMC难点详解

weixin_39576104的博客

 2341

STM32F767的FMC将外部存储器划分为6个固定大小的256M的存储区域,如下图STM32F767的FMC 存储块 1(Bank1 )被分为4个区,每个区管理64M 字节空间,每个 区都有独立的寄存器对所连接储进行配置。Bank1 的 256M字节空间由 28 根地址线 根地址线(HADDR[27:0])寻址。这里HADDR[27:0]是内部AHB地址总线,其中地址总线HADDR[25:0...

在线客服

[email protected]

400-660-0108

​编辑

G2突破手259

博客等级 

码龄7年

38

原创

1108

点赞

1175

收藏

595

粉丝

关注

私信

​编辑

猜你想问

FMC标准如何提升FPGA扩展卡的吞吐量?​编辑FMC+相比FMC在串行收发器方面有哪些增强?​编辑Altera与Xilinx开发板的FMC引脚定义有何差异?​编辑

热门文章

分类专栏

展开全部 

上一篇:

以太网详解(三)FPGA 以太网 IP 配置(Quartus 平台)

下一篇:

以太网详解(四)GMII、RGMII、SGMII 接口 MAC 配置流程(Quartus 平台)

大家在看

最新文章

2025年27篇

2024年11篇

目录

  1. 文章目录
  2. FMC 简介
  3. FMC 引脚输出定义
    1. High-pin count (HPC) connector, HPC pinout
    2. Low-pin count (LPC) connector, LPC pinout
    3. Pin and signal description
  4. FMC+ 简介
    1. VITA57 标准更新历史
    2. VITA57.4 标准推出的原因
  5. FMC+ 引脚输出定义
  6. Altera 开发板的 FMC 引脚定义
    1. 英特尔® Arria® 10 GX FPGA 开发套件
  7. Xilinx 开发板的 FMC 引脚定义
    1. AMD Kintex 7 FPGA KC705 评估套件
    2. AMD Virtex 7 FPGA VC709 连接功能套件
    3. ALINX 开发板
  8. 参考资料:

收起 

​编辑

AI助手

Read more

PentAGI-(AI自动化渗透)Docker环境部署

PentAGI-(AI自动化渗透)Docker环境部署

一、 深度解构:什么是 PentAGI? PentAGI 是由 VXControl 团队开发的一款革命性开源安全项目。它代表了 AI 与网络安全 深度融合的最高水准,旨在打造一个能够自主执行任务的“数字黑客助手”。 1. 为什么它如此强大? 不同于传统的扫描器(如 Nessus 或 OpenVAS),PentAGI 的核心是一个基于 LLM(大语言模型) 的决策引擎。它不仅能发现漏洞,更重要的是它能“理解”漏洞。 * • 自主推理:它能像人类渗透测试专家一样,根据上一步的扫描结果(如端口开放情况)动态推导下一步的攻击路径。 * • 工具编排:它能自主驱动并联动数百个安全工具(如 Nmap、Sqlmap、Nuclei、Metasploit 等),实现真正的自动化闭环。 * • 长效记忆:集成 pgvector 向量数据库,让 AI

AI 大模型落地系列|Eino ADK体系篇:你对 ChatModelAgent 有了解吗?

AI 大模型落地系列|Eino ADK体系篇:你对 ChatModelAgent 有了解吗?

声明:本文源于官方文档,重点参考 Eino ADK: ChatModelAgent、Eino ADK: 概述、Eino ADK: Agent 协作 分享一个很棒的AI技术博客,对AI感兴趣的朋友强烈推荐去看看http://blog.ZEEKLOG.net/jiangjunshow。 为什么很多人把 ChatModelAgent 想简单了?一文讲透 ReAct、Transfer、AgentAsTool 与 Middleware * 1. 为什么很多人会把 `ChatModelAgent` 想简单 * 2. `ChatModelAgent` 在 ADK 里到底是什么 * 3. 其内部本质是一个 `ReAct` 循环 * 没有 Tool 时会怎样 * 为什么还需要 `MaxIterations` * 4. 哪几组配置真正决定了行为 * `Name / Description`

你的RAG系统,是“搭积木”还是“盖房子”?Langchain与纯手搓的抉择,决定了你的AI是“玩具”还是“神器”,细思极恐!

你的RAG系统,是“搭积木”还是“盖房子”?Langchain与纯手搓的抉择,决定了你的AI是“玩具”还是“神器”,细思极恐!

你是否曾为大模型“一本正经地胡说八道”而困扰?或者希望它能回答关于你个人笔记或公司内部文档的问题?今天,我们就来一起动手搭建一个简单 RAG 系统,让你的大模型从“闭卷考试”变成“开卷考试”,大幅提升回答的准确性和实用性。 了解了 RAG 的基本原理后,我们来看看如何动手实现它。 文章目录 * 一、什么是 RAG?——让大模型“开卷考试” * 1.1 RAG 的核心思想 * 1.2 RAG 的工作流程 * 二、两种实现方式对比:Langchain vs 纯手搓 * 2.1 开发效率对比 * 2.2 代码复杂度与维护成本 * 2.3 适用场景总结表 * 三、Langchain 实现:高效构建你的第一个 RAG

IDEA 插件 Trae AI 全攻略

IDEA 插件 Trae AI 全攻略

在 Java 开发的日常中,你是否经常遇到这些场景: * 面对重复的 CRUD 代码,机械敲击键盘却内心抗拒? * 接手 legacy 系统,看着几百行的复杂逻辑无从下手? * 调试时卡在某个异常,翻遍文档和 Stack Overflow 却找不到答案? * 写单元测试时,明明功能简单却要耗费大量时间设计测试用例? 这些问题的核心,在于重复性工作占用了太多创造性时间。而随着 AI 技术的发展,AI 辅助开发工具已成为突破效率瓶颈的关键。在众多工具中,Trae AI作为 IDEA 的一款插件,凭借对 Java 生态的深度适配、与 IDE 的无缝集成以及强大的代码理解能力,逐渐成为开发者的 “编码搭子”。 本文将从基础到进阶,全面讲解 Trae AI 的功能、用法、实战技巧和最佳实践,帮你彻底释放 AI 辅助开发的潜力,让编码效率提升