FPGA 编程语言详解

优质文章学习记录

— 8 min read

FPGA 编程语言详解

FPGA 的“编程”本质上是硬件电路描述，而不是传统软件编程。因此，FPGA 主要使用硬件描述语言（HDL） 来描述数字电路的行为和结构。目前主流的 FPGA 编程语言如下，按使用广泛程度排序：

1. Verilog HDL（最常用，推荐入门首选）
  • 特点：
    • 语法类似 C 语言，简洁灵活，上手快。
    • 代码可读性强，社区资源丰富。
    • 支持行为级、RTL 级、门级描述。
  • 版本演进：
    • Verilog-1995：基础版，语法较老。
    • Verilog-2001：增强版（推荐使用），支持 generate、parameter 等。
    • Verilog-2005：小幅改进。
  • 适用场景：几乎所有 FPGA 项目，尤其是 Xilinx/AMD、Lattice 等厂商。
  • 市场占有率：约 60-70% 的 FPGA 工程师使用 Verilog。
2. SystemVerilog（当前工业界主流，强烈推荐进阶学习）
  • 特点：
    • Verilog 的超集，向上兼容。
    • 增加了面向对象编程（OOP）、断言（Assertion）、随机化约束、接口（interface）等强大功能。
    • 特别适合复杂设计和功能验证（UVM 验证方法学基于 SystemVerilog）。
  • 适用场景：现代 ASIC 和高端 FPGA 设计，必学语言。
  • 现状：新项目基本都用 SystemVerilog，Xilinx Vivado 和 Intel Quartus 都完全支持。
3. VHDL（VHSIC Hardware Description Language）
  • 特点：
    • 语法类似 Ada/Pascal，严格、冗长，类型检查强。
    • 更适合大型团队协作和国防/航空等对可靠性要求极高的领域。
    • 描述能力强，但代码量通常比 Verilog 多 2-3 倍。
  • 适用场景：欧洲较多使用，美国部分政府项目强制要求 VHDL，Intel/Altera 传统上支持更好。
  • 市场占有率：约 20-30%，呈下降趋势。
4. 高层次综合语言（HLS，High-Level Synthesis）（非传统 HDL，适合软件工程师转硬件）
  • 特点：用 C/C++/SystemC/OpenCL 等软件语言编写算法，工具自动综合成 RTL 代码。
  • 主流工具：
    • Xilinx/AMD Vitis HLS（基于 C/C++）。
    • Intel oneAPI（基于 OpenCL 或 SYCL）。
    • Catapult（Mentor Graphics）。
  • 优点：开发速度快，适合信号处理、AI 加速等算法密集型任务。
  • 缺点：生成的 RTL 性能/资源通常不如手写 HDL 优化，调试困难。
  • 适用人群：有软件背景、不想深入 RTL 的开发者。
5. 其他新兴/专用语言（了解即可）
  • Chisel（基于 Scala）：用于 RISC-V 等开源处理器设计，参数化能力极强。
  • SpinalHDL（基于 Scala）：语法更现代，适合复杂 SoC。
  • Amaranth（基于 Python）：新兴开源 HDL，社区活跃。
  • MyHDL（Python 基于）：可转为 Verilog/VHDL。
语言选择建议
场景推荐语言理由
入门学习、个人项目Verilog上手最快，资源最多
求职、工业界主流项目SystemVerilog几乎所有大厂新项目都用
欧洲/国防/航空项目VHDL部分公司或规范强制要求
算法加速、快速原型HLS (C/C++)无需掌握 RTL 细节
开源处理器（如 RISC-V）Chisel 或 SystemVerilog参数化设计更优雅
总结推荐学习路径
  1. 先学 Verilog（打好 HDL 思维基础）。
  2. 快速过渡到 SystemVerilog（掌握 interface、class、assertion 等）。
  3. 项目中需要时学习 HLS（提升开发效率）。
  4. 如有特定需求，再考虑 VHDL 或其他语言。

目前（2026 年），SystemVerilog 是 FPGA/ASIC 设计的实际标准语言，强烈建议直接向它靠拢。

FPGA 开发工具概览（2026 年现状）

FPGA 开发工具主要包括综合、布局布线、仿真、编程等功能。目前主流工具由 FPGA 厂商提供（免费版有限制），另有开源工具链适用于入门和小规模项目。以下按厂商和类型分类，基于 2026 年初最新信息。

1. 主流厂商工具（推荐工业/高性能项目）

这些工具免费下载，但高级功能需付费版。支持完整流程：设计输入、综合、实现、比特流生成、调试。

厂商主要工具最新版本（2026 年）支持器件家族特点与适用场景下载与版本
AMD (Xilinx)Vivado ML Design Suite2025.2Versal ACAP, UltraScale+, 7 系列, Spartan 等最强大，支持 AI/HLS/SoC；内置仿真器；免费 Standard 版支持大部分器件AMD 官网，免费 Standard/Enterprise 版
Intel (Altera)Quartus Prime25.1Agilex, Stratix, Arria, Cyclone, MAX集成 Questa 仿真；Lite 版免费，支持低端器件Intel 官网，Lite/Standard/Pro 版
Lattice SemiconductorLattice Radiant / DiamondRadiant 最新（202x）Nexus, Certus-NX, ECP5, iCE40, MachXO低功耗专注；Radiant 用于新器件，Diamond 用于旧；免费Lattice 官网
Microchip (Microsemi)Libero SoC最新版PolarFire, RTG4, IGLOO2 等抗辐射/低功耗；集成软核处理器支持Microchip 官网
  • 选择建议：
    • 高性能/AI/数据中心：Vivado（AMD 市场领导者）。
    • 中低端/成本敏感：Quartus Prime Lite 或 Radiant。
    • 低功耗/边缘计算：Lattice Radiant 或 Libero。
2. 高层次综合工具（HLS，适合软件工程师）

用 C/C++/OpenCL 写算法，自动转 RTL。

  • AMD Vitis HLS（集成在 Vivado）。
  • Intel oneAPI（基于 SYCL/OpenCL）。
  • 优点：开发快；缺点：性能不如手写 HDL。
3. 仿真工具（Simulation）

验证设计前必用。

  • 内置免费：
    • Vivado Simulator（Xilinx 内置，足够入门）。
    • Questa-Intel FPGA Edition（Intel Quartus 集成，免费 Starter 版）。
  • 第三方/高级：
    • Siemens QuestaSim/ModelSim（工业标准，支持复杂 SystemVerilog 验证；付费版更快）。
    • 支持与 Vivado/Quartus 集成。
  • 开源替代：Verilator（高速 Verilog 仿真）、Icarus Verilog（基本仿真）、GHDL（VHDL）。
4. 开源工具链（免费、无厂商锁定，适合 hobby/学习）

完全开源，适用于 Lattice 等器件；不支持高端 AMD/Intel FPGA（实验性支持有限）。

  • 核心工具：
    • Yosys：Verilog/SystemVerilog 综合。
    • nextpnr：布局布线（支持 iCE40、ECP5 等）。
    • Project IceStorm/Trellis：比特流生成（Lattice 专用）。
  • 完整流：F4PGA 项目（Yosys + nextpnr），支持 Lattice iCE40/ECP5。
  • 可视化工具：Icestudio（图形化编程，基于 Apio）。
  • 优点：轻量、快速迭代、无需巨量安装。
  • 推荐板子：TinyFPGA、ULX3S（ECP5）、iCEBreaker（iCE40）。
总体建议
  • 入门/学习：从 Vivado（免费）或开源工具（Yosys + nextpnr）开始，买一块廉价开发板（如 Digilent Arty 或 Lattice iCE40 板）。
  • 专业项目：用厂商工具，确保时序/资源优化。
  • 常见流程：HDL 编写 → 仿真（Questa/Vivado Sim） → 综合/实现（Vivado/Quartus） → 下载到板子。
  • 资源：官网教程、B 站“FPGA 工具教程”、Reddit r/FPGA。

如果指定厂商（如 AMD 或 Lattice）或需求（如 HLS/仿真），我可以提供更详细安装/使用指南！

FPGA 入门项目推荐

作为FPGA初学者，项目是巩固Verilog基础、熟悉开发流程（编写→仿真→综合→下载）的关键。从简单开始，逐步增加复杂度。推荐使用入门开发板（如Xilinx Arty、Basys 3、Altera DE0-Nano、Lattice iCE40系列，预算200-500元），工具Vivado或Quartus。每个项目预计1-7天完成，多仿真少烧板。

以下按难度递增排序，提供10个经典入门项目想法，基于社区热门推荐（如FPGA4student、Hackster.io、Project F等）。

1. LED 闪烁 / 流水灯（最基础，1-2小时）
  • 用时钟分频器控制板上LED亮灭或循环点亮。
  • 学习：时钟分频、计数器、基本模块。
  • 扩展：用按钮控制速度。
2. 按钮控制 LED 或蜂鸣器（半天）
  • 按钮按下点亮LED，或产生不同频率声音。
  • 学习：输入去抖动（debounce）、简单状态机。
3. 交通灯控制器（1-2天）
  • 模拟红黄绿灯循环，添加倒计时显示。
  • 学习：有限状态机（FSM）、多路复用。
4. 数字时钟（2-3天）
  • 用板上七段数码管或LED显示时分秒，支持按钮调时。
  • 学习：BCD码转换、多位显示驱动、计数器链。
5. 二进制/十进制计数器 + 七段显示（2天）
  • 计数器递增，输出到七段管显示数字。
  • 学习：参数化模块、时钟使能。
6. UART 串口通信（3-4天）
  • FPGA发送/接收数据到PC（用串口助手显示"Hello World"）。
  • 学习：波特率发生器、串并转换、跨时钟域基础。
7. 简单计算器（3-5天）
  • 用按钮输入加减乘除，七段管显示结果。
  • 学习：组合逻辑、ALU基础、输入解析。
8. VGA 显示控制器（4-7天）
  • 输出彩条、简单图案或文本到显示器。
  • 学习：时序生成（HSYNC/VSYNC）、像素时钟。
9. Pong 游戏（5-10天，趣味强）
  • 用VGA显示球和挡板，按钮或PS/2键盘控制。
  • 学习：游戏循环、碰撞检测、分数显示。
10. DDS 信号发生器（进阶入门，1周）
  • 生成正弦波、三角波，输出到DAC或VGA观察。
  • 学习：相位累加器、ROM查表。
实践Tips
  • 资源：B站搜索“小梅哥/正点原子 FPGA 项目”、FPGA4student.com、Nandland.com、Project F（优秀VGA/Pong教程）。
  • 顺序：先做1-5巩固基础，再挑战VGA类视觉项目。
  • 调试：多用仿真（Testbench），板子资源有限时优化代码。
  • 扩展：项目完成后，加功能（如音乐、传感器接口）或移植到其他板子。

Read more

海康机器人3D激光轮廓仪快速调试一

海康机器人3D激光轮廓仪快速调试一

3D轮廓仪相机物料准备 DP系列轮廓仪 24V开关电源 8pin转RJ45千兆网线 12pin转open电源线 直线运动平台 海康3D授权加密狗 软件下载 机器视觉立体相机客户端 —— 3DMVS客户端 3DMVS客户端是专为海康机器人立体相机开发的软件应用程序。适用于MV-DP系列3D激光轮廓传感器、MV-DL系列线 激光立体相机。客户端支持实时预览、参数配置、标定、数据保存、升级固件等功能。 用于3D轮廓仪图像效果调试；并集成相机SDK二次开发包供客户开发； 软件获取方式：海康机器人官网->服务支持->下 载中心，找到3DMVS最新版本下载即可 海康机器人-机器视觉-下载中心 (hikrobotics.com) 安装完成3DMVS后，SDK二次开发包路径： 默认装C盘，安装过程一直单击下一步即可 打开3DMVS后显示效果；“设备列表”里会显示当前网络里的3D相机 电脑环境配置 • 环境配置 • 关闭防火墙和杀毒软件（若安装有360、火绒、腾讯管家等杀毒软件，请关闭退出杀毒软件） • 电源选型设置为高性能模式：通过“控制面板>

FPGA开发必看：vivado除法器ip核定点击除法教程

FPGA硬件除法不再难：手把手教你用透Vivado除法器IP核 你有没有遇到过这种情况？在FPGA里做个简单的 a / b 运算，结果综合工具报出几千个LUT的资源消耗，时序还跑不到50MHz？更离谱的是，明明只写了几行代码，生成的电路却像一座迷宫——这就是 手工实现除法 带来的典型痛点。 其实，Xilinx Vivado早就为你准备了“标准答案”： Divider Generator IP核 。它不是什么黑科技，却是每个FPGA工程师都该熟练掌握的基础武器。今天我们就抛开教科书式的讲解，从真实工程视角出发，带你真正搞懂这个看似简单、实则暗藏玄机的IP核。 为什么别再自己写除法状态机了？ 先来看一组对比： 维度 自己写的除法模块 Vivado Divider IP 开发时间 3天（含调试） 10分钟（GUI配置+例化） 最高工作频率 ~60MHz（16位） >200MHz（流水线模式） 资源利用率 高且不可预测 可控，

简单通信落地：FPGA 实现 CAN 总线接口与数据帧解析

https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 这份FPGA 系统学习详细资料包是个人花大量时间精心整理的，超多干货全覆盖，从基础到实战一站式搞定，不用再到处薅资料！网盘链接随时可能失效，提取码 1234，先保存再学习，别等失效拍大腿！🔗链接：https://pan.baidu.com/s/1rDsLAXGj8WbX82teSkhuIw?pwd=1234 ———————————————— 简单通信落地：FPGA 实现 CAN 总线接口与数据帧解析 CAN 总线在工业现场和汽车电子中应用极其广泛，它的可靠性、实时性和多主特性是 UART、SPI、I2C 无法比拟的。从零实现一个完整的 CAN 控制器确实有一定复杂度，但掌握核心的数据帧收发和解析能力，就能应对大多数 FPGA 与 CAN 总线交互的场景。下面我带你一步步落地。
WebGIS + 无人机 + AI：下一代智能巡检系统?

WebGIS + 无人机 + AI：下一代智能巡检系统?

WebGIS 遇上无人机，再叠加 AI 能力，巡检不再只是“看画面”，而是变成“智能决策系统”。 一、为什么 WebGIS + 无人机 + AI 是趋势？ 在传统巡检场景中： * 电力巡检 → 人工拍照 * 工地巡查 → 人工记录 * 农业监测 → 靠经验判断 * 安防巡逻 → 事后回放 问题： * 数据无法实时分析 * 缺乏空间关联 * 没有智能预警能力 * 无法形成可视化决策系统 而结合： * WebGIS（三维可视化） * 无人机（数据采集） * AI（智能识别与分析） 我们可以构建： 一个真正的“空天地一体化智能巡检系统” 二、整体技术架构设计 1、系统分层架构 ┌──────────────────────────────┐ │ 前端可视化层 │ │ Cesium + Three.js + WebGL │ └──────────────┬───────────────┘ │ ┌──────────────▼───────────────┐ │ 业务中台层 │ │ AI推理