【FPGA】Quartus Prime Lite 23.1 最新版 安装教程 ModelSim_18.1 下载安装 + 联调仿真教程 + 详细安装教程 2025最新

优质文章学习记录

— 9 min read
【FPGA】Quartus Prime Lite 23.1 最新版 安装教程 ModelSim_18.1 下载安装 + 联调仿真教程 + 详细安装教程 2025最新

前言

        本文章基于截至2025年 Quartus_Prime_Lite的最新版 23.1 版本，详细的，一步一步的教你怎么安装，每一步都教你怎么做，按照流程绝对能安装成功。创作不易希望大家看完后点个赞支持创作，谢谢大家啦！

目录

 软件下载地址

Quartus Prime Lite 23.1

ModelSim-Intel® FPGA 标准版软件版本 18.1

若不想在官网下载或官网下载速度太慢

点个关注＋收藏可以免费用下面的百度链接进行下载  两个软件的安装包都在里面。如果使用百度链接下载则可跳过两个软件的下载流程，直接看安装流程。

一、Quartus Prime Lite 23.1 下载以及安装流程

1.1 Quartus Prime Lite 23.1 官方网站下载流程

第一步 打开上方链接到达如下界面 确保软件名称和版本如下图

第二步 基于上一页面向下翻动可以看到如下界面 切换选项卡到 Multiple Download 点击 Download 

第三步 点击 Download 后 到达如下界面 点 Accept 即可开始下载

1.2 Quartus Prime Lite 23.1 安装流程

第一步 解压下载好的压缩包

第二步 双击 setup.bat 开始安装软件 若弹出黑框以及是否允许对电脑进行修改请点是接下来按照下方图片流程走

第三步 修改软件默认安装地址 推荐在D盘中 新建文件夹 安装 

第四步 勾选安装内容 一般默认即可无需修改

第五步 安装完成 取消勾选完成后自动打开 点击 Finsh 

第六步 弹出驱动安装 按照下方点击 即可完成该软件所有安装

软件安装完成 （桌面自动创建快捷方式，双击即可开始使用该软件）

二、ModelSim18.1 下载以及安装流程

2.1  ModelSim18.1 官方网站下载流程

第一步 打开上方链接到达如下界面 确保软件名称和版本如下图

第二步 基于上一页面向下翻动可以看到如下界面 切换选项卡到 Windows Software 点击 Download 

第三步 点击 Download 后 到达如下界面 点 Accept 即可开始下载

2.2  ModelSim18.1 安装流程

第一步 双击下载好的程序 开始安装

第二步 按照如下流程进行安装 

第三步 修改软件默认安装地址 推荐在D盘中 新建文件夹 安装 

第四步 按照下方流程完成安装 该版本Modelsim安装完成后无桌面快捷方式

三、Quartus Prime Lite 与 ModelSim 联调

3.1 打开Quartus Prime 18 软件 按照下图打开指定界面 Toos-->Options

3.2 在该界面 点击 General-->EDA Tool Options--> ModelSim栏的小点修改地址

PS 创作不易 为爱发电 希望大家看完之后 点个关注 + 赞 再走吧 如果觉得有用的话麻烦点个收藏 

PS 创作不易 为爱发电 希望大家看完之后 点个关注 + 赞 再走吧 如果觉得有用的话麻烦点个收藏 

 软件下载地址

Quartus Prime Lite 23.1

Intel® Quartus® Prime Lite Edition Design Software Version 23.1.1 for Windows

ModelSim-Intel® FPGA 标准版软件版本 18.1

ModelSim-Intel® FPGA 标准版软件版本 18.1

若不想在官网下载或官网下载速度太慢 可以关注 微信公众号 “嵌客空间”  点击聊天区“ 资料下载” 即可获取百度网盘链接

两个软件的安装包都在里面。如果使用百度链接下载则可跳过两个软件的下载流程，直接看安装流程。

一、Quartus Prime Lite 23.1 下载以及安装流程

1.1 Quartus Prime Lite 23.1 官方网站下载流程

第一步 打开上方链接到达如下界面 确保软件名称和版本如下图

第二步 基于上一页面向下翻动可以看到如下界面 切换选项卡到 Multiple Download 点击 Download 

第三步 点击 Download 后 到达如下界面 点 Accept 即可开始下载

1.2 Quartus Prime Lite 23.1 安装流程

第一步 解压下载好的压缩包

解压好的文件如下

第二步 双击 setup.bat 开始安装软件 若弹出黑框以及是否允许对电脑进行修改请点是接下来按照下方图片流程走

第三步 修改软件默认安装地址 推荐在D盘中 新建文件夹 安装 

注意！！！ 文件路径不可出现 “中文 短横线  空格” 中的任意一个

推荐创建一个新建文件夹名称如：Quartus_Prime_23.1 

例如这是我创建的文件夹路径D:\Ktim_Document\Professional_Software\Quartus_Prime_23.1

下方是我修改默认路径后软件安装所在路径 请记住自己软件安装的路径

第四步 勾选安装内容 一般默认即可无需修改

接下来一直点击 Next 即可 直到出现下图 等待安装完成即可 时间可能比较长

第五步 安装完成 取消勾选完成后自动打开 点击 Finsh 

第六步 弹出驱动安装 按照下方点击 即可完成该软件所有安装

软件安装完成 （桌面自动创建快捷方式，双击即可开始使用该软件）

二、ModelSim18.1 下载以及安装流程

2.1  ModelSim18.1 官方网站下载流程

第一步 打开上方链接到达如下界面 确保软件名称和版本如下图

第二步 基于上一页面向下翻动可以看到如下界面 切换选项卡到 Windows Software 点击 Download 

第三步 点击 Download 后 到达如下界面 点 Accept 即可开始下载

2.2  ModelSim18.1 安装流程

第一步 双击下载好的程序 开始安装

第二步 按照如下流程进行安装 

第三步 修改软件默认安装地址 推荐在D盘中 新建文件夹 安装 

注意！！！ 文件路径不可出现 “中文 短横线  空格” 中的任意一个

推荐创建一个新建文件夹名称如：ModelSim18.1

例如这是我创建的文件夹路径 D:\Ktim_Document\Professional_Software\ModelSim_18_1

第四步 按照下方流程完成安装 该版本Modelsim安装完成后无桌面快捷方式

三、Quartus Prime Lite 与 ModelSim 联调

3.1 打开Quartus Prime 18 软件 按照下图打开指定界面 Toos-->Options

3.2 在该界面 点击 General-->EDA Tool Options--> ModelSim栏的小点修改地址

该地址修改为你ModelSim安装地址下的 modelsim_ase\win32aloem 路径

例如我ModelSim安装文件的路径为：D:\Ktim_Document\Professional_Software\ModelSim_18_1

则该地方路径应最终导向到win32aloem文件夹：

D:\Ktim_Document\Professional_Software\ModelSim_18_1\modelsim_ase\win32aloem

修改完成后点击下方 OK 即可完成Quartus与ModelSlim的联调设置

结束

        至此已完成FPGA开发环境的配置 即下载Quartus_Prime_Lite软件以及Modelsim软件 并进行联调设置，如有任何问题可以留言或私信我咨询。

PS 创作不易 为爱发电 希望大家看完之后 点个关注 + 赞 再走吧 如果觉得有用的话麻烦点个收藏 

Read more

高飞团队新作！基于高阶CBF的端到端无人机，实现7.5m/s丛林穿越，突破RL安全瓶颈

高飞团队新作！基于高阶CBF的端到端无人机，实现7.5m/s丛林穿越，突破RL安全瓶颈

「强化学习高速避障新范式」 目录 01  主要方法  1. 训练阶段：基于物理先验的奖励塑形 1. Dijkstra全局引导奖励 2. 基于控制障碍函数的安全惩罚  2. 部署阶段：基于高阶控制障碍函数的实时滤波 02  实验结果  1.仿真训练与消融实验  2.基准测试  3.实机飞行验证 03  总结 在无人机高速避障领域，Ego-Planner等传统的模块化规划方法受限于感知-规划-控制的累积延迟，往往难以兼顾高速与安全；而RL等纯端到端的强化学习虽然敏捷，却因缺乏理论上的安全保障而被视为黑盒。 浙江大学高飞老师团队的这项工作，最令人振奋之处在于巧妙地构建了一套混合架构。 * 在训练阶段，利用 Dijkstra 势场 引导 RL 智能体跳出局部极小值陷阱 ，实现了全局可达性； * 在部署阶段，则引入了基于 高阶控制障碍函数（HOCBF）的安全滤波器，将神经网络输出的动作实时投影到可行域内。 这种设计不仅在数学上给出了碰撞避免的严谨证明，更在实测中实现了高达 7.5m/s

NotoSansSC-Regular.otf介绍与下载

总体概述 NotoSansSC-Regular.otf 是 “思源黑体” 家族中用于简体中文的常规字重（Regular）的 OpenType 字体文件。它是由 Adobe 与 Google 合作领导开发的一款开源字体，旨在作为一款“全能型”字体，满足各种场景下的中文显示需求。 核心特点详解 1. 名称含义 * Noto: 名称源于“No Tofu”（没有豆腐）。其目标是消除在计算机上因缺少对应字体而显示的空白方块（俗称“豆腐块”☐），实现“无豆腐”的全球文字支持。 * SansSC: “Sans” 表示无衬线体，“SC” 代表“简体中文”。所以 NotoSansSC 就是“用于简体中文的无衬线字体”。 * Regular: 指字体的字重为“常规”或“正常”，不是细体（Light）
【FPGA干货】详解高速ADC的串行LVDS数据捕获与接口设计

【FPGA干货】详解高速ADC的串行LVDS数据捕获与接口设计

【FPGA干货】详解高速ADC的串行LVDS数据捕获与接口设计 前言 在现代高速数据采集系统中，随着ADC采样率的不断提升（从几十MHz到几百MHz甚至更高），传统的并行CMOS/LVDS接口因占用引脚过多、布线困难等问题逐渐被串行LVDS接口取代。TI（德州仪器）的许多多通道ADC（如ADS528x, ADS529x系列）都采用了这种接口。 然而，串行LVDS接口虽然减少了PCB走线数量，却给FPGA接收端的设计带来了巨大的挑战：如何在几百Mbps甚至Gbps的速率下，稳定地实现位同步（Bit Alignment）和帧同步（Frame Alignment）？ 1. 认识串行LVDS接口 一个典型的高速ADC串行LVDS接口通常包含以下三类信号： 1. 串行数据 (Serial Data, D0…DN−1D_0 \dots D_{N-1}D0 …DN−1 )：ADC的采样数据通过一对或多对LVDS线串行输出。 2. 位时钟 (Bit Clock, LCLK/DCLK)：通常是DDR（
2023年电赛H题（信号分离装置）-FPGA＋stm32解法

2023年电赛H题（信号分离装置）-FPGA＋stm32解法

目录 前言 题目 解题思路 基本框架 代码思路 第一部分（FPGA的FIFO以及串口发送接收） 1.FIFO 2.（FPGA串口发送） 3.FPGA串口接收 4.总结 第二部分（stm32接收数据进行FFT识别波形以及频率并发送） 1.stm32串口接收 2.stm32进行FFT 3.stm32串口发送 第三部分（FPGA得到波形与频率后生成波形） 第四部分（FPGA锁相） 1.鉴相 2.环路滤波 3.反馈 第五部分（DAC输出） 第六部分（移相） 1.按键消抖 2.按键设置相位差 3.数码管显示相位 第七部分（FPGA代码总结） 后记 前言 本文章除开要求一使用的增益为一的加法器以外，其余皆由FPGA+