FPGA通信——实现串口通信（Uart）

优质文章学习记录

— 8 min read
FPGA通信——实现串口通信（Uart）

一、串口通信介绍

1.1、核心概念

并行通信 (Parallel)：像高速公路，8车道同时跑8辆车。速度快，但占用引脚多，且在长距离传输时容易出现“时钟偏差（Skew）”导致数据错位。

串行通信 (Serial)：像单行道，车必须一辆接一辆地排队走。引脚少，成本低，且现代高速串行技术（如PCIE, SATA）通过差分信号解决了速度问题。

我们常说的“串口”通常特指 UART (Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)。

1.2、逻辑层面

UART 是一种异步通信协议。

  • 异步 (Asynchronous)：发送方和接收方之间没有公共的时钟线（不像 SPI 或 I2C 有 CLK 线）。
  • 约定：双方必须提前约定好相同的波特率 (Baud Rate)，否则就像两个人语速不同，无法交流。

数据帧格式 (Frame Format)

FPGA 的状态机就是根据这个时序图来写的：

  1. 空闲位 (Idle)：默认高电平（1）。
  2. 起始位 (Start Bit)：拉低 1 个周期。告诉接收方：“注意，我要开始说话了！”（这是我们在 Verilog 里检测下降沿的原因）。
  3. 数据位 (Data Bits)：通常是 8 位（1 Byte），LSB (低位) 先发。
  4. 校验位 (Parity)：可选（奇/偶/无）。用于简单的检错，但在工业应用中常被 CRC 取代。
  5. 停止位 (Stop Bit)：拉高 1 或 2 个周期。表示一帧结束，并为空闲状态做准备。

1.3、物理层

        FPGA 产生的信号只是逻辑上的 0 和 1（TTL电平），要传输出去，需要穿上不同的“外衣”（电气标准），也就是PCB版上的芯片。

标准传输方式电平特征典型距离拓扑典型应用
TTL单端0~5V<30cm点对点芯片间通信
RS232单端±5~±12V<15m点对点老式PC，工控机
RS485差分A-B电压差<1200m多点/总线PLC、电表
RS422差分4线全双工<1200m点对多较少见，类485

注意：

  • RS-232 是负逻辑（-12V是逻辑1），但 MAX3232 芯片会自动帮你翻转，你在 FPGA 里只需按正逻辑写。
  • RS-485 是抗干扰之王，因为它看的是两根线的压差，外界的共模噪声会被抵消。

1.4、FPGA 实现

在设计代码是应特别关注以下影响设计稳定性的细节：

A. 采样策略 (Sampling)

  • 做法：在波特率计数的中间点读取一次 rx_pin。
  • 进阶做法 (过采样)：为提高抗噪能力，例如使用 16 倍波特率的时钟去采样，在中间连续采 3 次，取众数（多数表决）。

B. 跨时钟域 (CDC)

  • 外部进来的 rx 信号是异步的，与 FPGA 的 sys_clk 无关。
  • 必须使用“打两拍”处理，否则状态机会因为亚稳态而跑飞。

C. 波特率误差

  • 公式：DIV_CNT = CLK_FREQ / BAUD_RATE。
  • 如果系统时钟是 50MHz，波特率 115200：
    • 50,000,000 / 115200 ≈ 434.02。
    • 取整 434，误差非常小，可以忽略。
  • 但如果时钟频率很奇葩，导致除不尽，累积误差可能会导致这一帧的最后一位采样偏移出界。一般来说，累积误差控制在 5% 以内都能正常通信。

二、Verilog代码

为了保证代码的鲁棒性，我们将设计分为三个部分：

  • UART_RX (接收模块)：关键在于跨时钟域处理（打两拍）和中心对齐采样或者过采样，防止亚稳态和噪声干扰。
  • UART_TX (发送模块)：相对简单，主要是状态机控制时序。
  • Top_Loopback (顶层回环)：用于板级验证，接收什么就发送什么。

2.1、接收模块（uart_rx）

核心设计：加入了输入两级寄存器同步（消除亚稳态）和比特中心采样逻辑。

module uart_rx #( parameter CLK_FREQ = 50_000_000, // 系统时钟频率 parameter BAUD_RATE = 115200 // 目标波特率 )( input wire clk, input wire rst_n, input wire rx_pin, // 异步串口输入 output reg [7:0] rx_data, // 接收到的数据 output reg rx_done // 接收完成脉冲 ); // 计算分频计数最大值 localparam CNT_MAX = CLK_FREQ / BAUD_RATE; localparam CNT_MID = CNT_MAX / 2; // 采样点（波特率中心） // 状态定义 localparam IDLE = 0; localparam START = 1; localparam DATA = 2; localparam STOP = 3; reg [1:0] state; reg [31:0] clk_cnt; reg [2:0] bit_cnt; // 消除亚稳态：对异步信号 rx_pin 打两拍 reg rx_d1, rx_d2; always @(posedge clk or negedge rst_n) begin if (!rst_n) begin rx_d1 <= 1'b1; rx_d2 <= 1'b1; end else begin rx_d1 <= rx_pin; rx_d2 <= rx_d1; end end // 下降沿检测（用于检测起始位） wire rx_negedge = rx_d2 & (~rx_d1); always @(posedge clk or negedge rst_n) begin if (!rst_n) begin state <= IDLE; clk_cnt <= 0; bit_cnt <= 0; rx_data <= 0; rx_done <= 0; end else begin rx_done <= 0; // 默认拉低 case (state) IDLE: begin if (rx_negedge) begin // 检测到起始位下降沿 state <= START; clk_cnt <= 0; end end START: begin if (clk_cnt == CNT_MID) begin // 在起始位中间再次确认电平 if (rx_d2 == 1'b0) begin clk_cnt <= 0; state <= DATA; end else begin state <= IDLE; // 误触发，或者是毛刺 end end else begin clk_cnt <= clk_cnt + 1; end end DATA: begin if (clk_cnt == CNT_MAX - 1) begin clk_cnt <= 0; rx_data[bit_cnt] <= rx_d2; // 移位接收 if (bit_cnt == 7) begin bit_cnt <= 0; state <= STOP; end else begin bit_cnt <= bit_cnt + 1; end end else begin clk_cnt <= clk_cnt + 1; end end STOP: begin if (clk_cnt == CNT_MAX - 1) begin state <= IDLE; clk_cnt <= 0; rx_done <= 1'b1; // 接收完成，产生一个脉冲 end else begin clk_cnt <= clk_cnt + 1; end end default: state <= IDLE; endcase end end endmodule

2.2、发送模块（uart_tx）

核心设计：加入了输入两级寄存器同步（消除亚稳态）和比特中心采样逻辑。

module uart_tx #( parameter CLK_FREQ = 50_000_000, parameter BAUD_RATE = 115200 )( input wire clk, input wire rst_n, input wire tx_start, // 发送使能信号 input wire [7:0] tx_data, // 待发送数据 output reg tx_pin, // 串口发送引脚 output reg tx_busy // 忙信号 ); localparam CNT_MAX = CLK_FREQ / BAUD_RATE; localparam IDLE = 0; localparam START = 1; localparam DATA = 2; localparam STOP = 3; reg [1:0] state; reg [31:0] clk_cnt; reg [2:0] bit_cnt; reg [7:0] data_reg; always @(posedge clk or negedge rst_n) begin if (!rst_n) begin state <= IDLE; tx_pin <= 1'b1; // 空闲时为高 tx_busy <= 1'b0; clk_cnt <= 0; bit_cnt <= 0; data_reg <= 0; end else begin case (state) IDLE: begin tx_pin <= 1'b1; if (tx_start) begin state <= START; data_reg <= tx_data; tx_busy <= 1'b1; clk_cnt <= 0; end else begin tx_busy <= 1'b0; end end START: begin // 发送起始位 0 tx_pin <= 1'b0; if (clk_cnt == CNT_MAX - 1) begin clk_cnt <= 0; state <= DATA; end else begin clk_cnt <= clk_cnt + 1; end end DATA: begin // 发送8位数据（LSB first） tx_pin <= data_reg[bit_cnt]; if (clk_cnt == CNT_MAX - 1) begin clk_cnt <= 0; if (bit_cnt == 7) begin bit_cnt <= 0; state <= STOP; end else begin bit_cnt <= bit_cnt + 1; end end else begin clk_cnt <= clk_cnt + 1; end end STOP: begin // 发送停止位 1 tx_pin <= 1'b1; if (clk_cnt == CNT_MAX - 1) begin clk_cnt <= 0; state <= IDLE; tx_busy <= 1'b0; // 释放忙信号 end else begin clk_cnt <= clk_cnt + 1; end end default: state <= IDLE; endcase end end endmodule

2.3、顶层模块（uart_top）

核心设计：将RX的 rx_done 直接作为 TX的 tx_start，实现“收到什么发回什么”的回环测试功能，这是验证串口最快的方法。

module uart_loopback_top( input wire clk, // 连接到 PL 时钟 ( 50MHz) input wire rst_n, // 复位信号 input wire uart_rx, output wire uart_tx ); // 参数定义 parameter CLK_FREQ = 50_000_000; parameter BAUD_RATE = 115200; wire [7:0] rx_data; wire rx_done; wire tx_busy; // 实例化 RX uart_rx #( .CLK_FREQ(CLK_FREQ), .BAUD_RATE(BAUD_RATE) ) u_rx ( .clk(clk), .rst_n(rst_n), .rx_pin(uart_rx), .rx_data(rx_data), .rx_done(rx_done) ); // 实例化 TX // 当接收完成(rx_done)且发送不忙时，启动发送 uart_tx #( .CLK_FREQ(CLK_FREQ), .BAUD_RATE(BAUD_RATE) ) u_tx ( .clk(clk), .rst_n(rst_n), .tx_start(rx_done), .tx_data(rx_data), .tx_pin(uart_tx), .tx_busy(tx_busy) ); endmodule

2.4、引脚约束（XDC）

create_clock -period 20.000 -name sys_clk [get_ports clk] set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports clk] set_property -dict {PACKAGE_PIN N16 IOSTANDARD LVCMOS33} [get_ports rst_n] set_property -dict {PACKAGE_PIN T19 IOSTANDARD LVCMOS33} [get_ports uart_rx] set_property -dict {PACKAGE_PIN J15 IOSTANDARD LVCMOS33} [get_ports uart_tx] set_property SLEW SLOW [get_ports uart_tx]

对时钟信号、复位信号、uart输入输出信号进行引脚及电平绑定，同时对时钟信号进行时序约束。Slew Rate是压摆率控制输出引脚电平变化的“陡峭程度”，通常默认就是SLOW，可用可不用。

三、上板验证

板卡：正点原子启明星ZYNQ7020
软件：Vivado2019.2
串口助手：XCOM

步骤与结果验证：

  1. 参数配置：启动串口调试终端，设置波特率为 115200，8 位数据位，1 位停止位，无校验模式，并打开串口。
  2. 数据收发：在发送缓冲区输入指令“ABCD”等回环测试数据并发送。
  3. 结果判定：接收缓冲区显示的数据与发送数据一致（参见上图）。此现象表明串口数据环回功能运行正常，链路通信可靠。

Read more

2025年睿抗机器人开发者大赛CAIP-编程技能赛-本科组（国赛）解题报告 | 珂学家

2025年睿抗机器人开发者大赛CAIP-编程技能赛-本科组（国赛）解题报告 | 珂学家

前言 题解 2025年睿抗机器人开发者大赛CAIP-编程技能赛-本科组（国赛）解题报告 睿抗一如既往的码量大，喜欢阅读理解挖坑，T_T。 T3 应该是最简单，如果去掉匹配串 2 字节的限制，感觉会是一道有趣的题。 RC-u1 谁拿冠军了？ 分值: 15分 考察点：hash表的使用 注意点：明明某一天里，可能存在多个相同操作，需要求其总和，在除 2。 #include<bits/stdc++.h>usingnamespace std;intmain(){int n, m; cin >> n >> m;int A1, A2, B1,

吃透 AM32 无人机电调：从源码架构到工作原理的全方位解析（附实践指南）（上）

开篇：为什么要深度剖析 AM32 电调？ 作为多旋翼无人机的 “动力心脏”，电调（电子调速器）的性能直接决定了无人机的飞行稳定性、响应速度和续航能力。而 AM32 系列电调凭借开源性、高性价比、适配性强三大优势，成为了开源无人机社区的热门选择 —— 从入门级的 2204 电机到专业级的 2306 电机，从 3S 锂电池到 6S 高压电池，AM32 都能稳定驱动。 但很多开发者和爱好者在接触 AM32 源码时，常会陷入 “看得懂代码，看不懂逻辑” 的困境：为什么 FOC 算法要做坐标变换？DShot 协议的脉冲怎么解析？保护机制是如何实时触发的？ 这篇博客将从硬件基础→源码架构→模块解析→工作原理→实践操作五个维度，逐行拆解 AM32 电调固件源码，帮你彻底搞懂
地瓜机器人智慧医疗——贰贰玖想要分享的关于使用惯导的一些思路

地瓜机器人智慧医疗——贰贰玖想要分享的关于使用惯导的一些思路

前言 在第20届全国大学生智能车竞赛（智慧医疗机器人创意赛）中，我们贰贰玖拿下国一。在这里，作为队长兼技术主力兼机师兼……我想分享一下在备赛过程中的一些思路。当然，为了不把比赛搞成全都是20s以内，竞争激烈到前后几名差0.几秒，我不会开源我们的惯导和避障思路（实在太简单，太容易实现了）。 这是我们两年的备赛日记，也有我们第二年区域赛和国赛的全流程。 【贰贰玖|从省三到国一，从巡线到路径规划到惯导+纯视觉避障的贰贰玖智能车日记-哔哩哔哩】 https://b23.tv/IDJyM2P 数据集我放在这里了，一共2w9张，全都是640x480，有数据增强的（没有旋转）：https://pan.baidu.com/s/10u4S4fiVATRyEeDpdzpk_A?pwd=0229 提取码:0229 下面面我会讲一下我们的网络问题怎么解决，上位机的一些辅助处理，如何半场扫码，如何准确返回 P 点，修改stm32，以及修改车的ekf.yaml。

微信机器人怎么弄的？微信群里怎么添加机器人，一篇讲清楚

很多人第一次在微信群里看到机器人，都会有类似的疑问： 这是微信自带的吗？ 还是要下载什么软件？ 普通人能不能自己弄一个？ 拉进群之后，它为什么能自动说话？ 实际上，微信机器人并不是一个“神秘功能”，而是一套已经相当成熟的使用方案。只不过，大多数教程要么写得太技术化，要么只讲结果不讲过程。 下面我们就按真实使用顺序，一步一步拆开来看。 一、先把概念说清楚：微信机器人到底是什么？ 很多人理解中的“微信机器人”，是那种： 会自动回消息 能在群里发言 看起来像一个人 从使用者角度看，这个理解没错。 但从原理上来说，更准确的说法是： 微信机器人 = 一个被系统托管的微信账号 + 自动化 / AI 处理逻辑 它不是安装在你手机里的插件，也不是微信官方自带的功能，而是通过平台接入微信聊天体系的一种服务形态。 像现在比较常见的 知更 AI 微信机器人，本质上都是走这条路。 二、微信机器人怎么弄？先回答最关键的几个问题 1️⃣ 要不要下载软件？ 这是被问得最多的问题。 答案是：大多数情况下不需要你单独下载客户端。