【Gradio系列】使用 Gradio 快速构建对话式 AI 应用

【Gradio系列】使用 Gradio 快速构建对话式 AI 应用
import os import gradio as gr from openai import OpenAI client = OpenAI( api_key=os.getenv("OPENAI_API_KEY","sk-"), base_url=os.getenv("OPENAI_BASE_URL", "https://dashscope.aliyuncs.com/compatible-mode/v1"), ) MODEL_NAME = os.getenv("MODEL_NAME", "qwen-plus") SYSTEM_PROMPT = "你是一个友好、专业、谨慎的中文智能助手。" def chat_stream(message, history): messages = [{"role": "system", "content": SYSTEM_PROMPT}] for item in history: if item.get("role") in ["user", "assistant"]: messages.append(item) messages.append({"role": "user", "content": message}) stream = client.chat.completions.create( model=MODEL_NAME, messages=messages, stream=True, temperature=0.7, ) for chunk in stream: delta = chunk.choices[0].delta.content or "" partial += delta yield partial demo = gr.ChatInterface( fn=chat_stream, title="AI智能助手", description="基于Gradio", ) if __name__ == "__main__": demo.launch(server_name="0.0.0.0", server_port=7860)

gr.ChatInterface 本质上是一个高级封装组件,它帮你自动完成了:聊天界面(前端 UI)。自动生成:对话气泡(用户 / AI),输入框,发送按钮,滚动聊天记录,不需要写 HTML / CSS / JS。

ChatInterface 的执行流程:用户输入 → ChatInterface → 调用 fn → 返回结果 → 渲染UI

chat_stream 是整个应用的核心函数,负责把用户输入和历史对话整理成模型需要的 messages 格式,然后调用大模型接口获取回复;其中通过遍历 history 实现多轮上下文记忆,再把当前 message 追加进去发送请求,并开启 stream=True 进行流式调用,最后用 yield 持续返回逐步生成的内容,从而在前端实现类似 ChatGPT 的“边生成边显示”的实时对话体验。

Read more

企微群机器人发markdown消息支持表格

企微群机器人发markdown消息支持表格

结论 1.V1接口可以圈人,但是无法正确展示表格的markdown语法 2.V2接口可以展示表格的markdown语法,但是无法圈人 3.企微消息有长度限制 前言 今天是日本投降日,写篇技术文档。 企业微信机器人发markdown表格信息+如何艾特人 企微机器人发消息通知,目标是生成数据对比表格,然后艾特到具体的人来跟进事物的变化 1、成果收益 发表格数据,圈人 2、背景 目前机器人通知的内容太单调了,无法满足告警提醒的作用,需要罗列表格进行对比,需要艾特到具体人 3、解决方案 如何支持markdown表格类型 1.企业微信从4.1.38开始支持markdown表格的语法了。可以参看官方文档4.1.38版本新功能介绍 所以企业客户端要升级 2.我们历史使用的是msgtype:markdown,这个还是不支持的 { "msgtype": "markdown", "markdown&

一、FPGA到底是什么???(一篇文章让你明明白白)

一句话概括 FPGA(现场可编程门阵列) 是一块可以通过编程来“变成”特定功能数字电路的芯片。它不像CPU或GPU那样有固定的硬件结构,而是可以根据你的需求,被配置成处理器、通信接口、控制器,甚至是整个片上系统。 一个生动的比喻:乐高积木 vs. 成品玩具 * CPU(中央处理器):就像一个工厂里生产好的玩具机器人。它的功能是固定的,你只能通过软件(比如按不同的按钮)来指挥它做预设好的动作(走路、跳舞),但你无法改变它的机械结构。 * ASIC(专用集成电路):就像一个为某个特定任务(比如只会翻跟头)而专门设计和铸造的金属模型。性能极好,成本低(量产时),但一旦制造出来,功能就永远无法改变。 * FPGA:就像一盒万能乐高积木。它提供了大量基本的逻辑单元(逻辑门、触发器)、连线和接口模块。你可以通过“编程”(相当于按照图纸搭建乐高)将这些基本模块连接起来,构建出你想要的任何数字系统——可以今天搭成一个CPU,明天拆了重新搭成一个音乐播放器。 “现场可编程”

FPGA时钟架构解密:从SRCC/MRCC到全局时钟树的实战指南

FPGA时钟架构深度解析:从SRCC/MRCC到全局时钟树的高效设计实践 在FPGA设计中,时钟架构如同数字系统的心脏,其稳定性和效率直接影响整个设计的成败。Xilinx 7系列FPGA提供了丰富而复杂的时钟资源,包括SRCC、MRCC、BUFG、BUFMR等组件,它们共同构成了一个多层次的时钟分配网络。本文将带您深入探索这些关键组件的特性和应用场景,揭示如何构建高性能、低抖动的时钟分配方案。 1. SRCC与MRCC:时钟输入的起点 SRCC(Single Region Clock Capable)和MRCC(Multi-Region Clock Capable)是7系列FPGA中两类特殊的时钟输入引脚,它们构成了外部时钟信号进入FPGA的第一道门户。理解它们的差异对于优化时钟分配至关重要。 物理布局特性: * 每个I/O bank包含2对MRCC和2对SRCC引脚 * MRCC引脚通常位于bank的特定位置,便于跨区域时钟分配 * SRCC引脚分布更均匀,适合局部时钟需求 功能对比表: 特性SRCCMRCC驱动范围单一时钟区域最多三个相邻区域可驱动缓冲器类