【国内电子数据取证厂商龙信科技】大疆无人机如何导出日志并解析

【国内电子数据取证厂商龙信科技】大疆无人机如何导出日志并解析

一、前言

我们在提取无人机数据的时候,可能会遇到由于无人机自身没有存储介质从而导致无法对无人机进行镜像解析数据的情况,今天给大家讲解下如何通过无人机自带的功能界面导出日志并解析。

二、对于没有存储介质的无人机设备如何导出日志

2.1安装软件

一般来说,无人机官方都有配套的查看工具。我们以大疆无人机为例,首先我们需要在计算机上安装大疆厂商官方发布的软件DJl Assistant2 For Mavic工具。

2.2连接设备

将无人机设备用usb线连接至电脑

打开DJl Assistant2 For Mavic工具

2.3导出日志

设备连接上后可以看见日志导出模块,可以将日志全选或者根据需要的时间段进行选择,勾选上点击下载到本地即可。

导出之后,即是dat文件

将dat日志导入到龙信物联网取证系统 LX-A501-V1进行解析。

打开龙信物联网取证系统 LX-A501-V1软件——新建案件

选择正确的设备类型、品牌

提取方式选择文件——添加文件选择我们导出的日志

开始取证——等待解析完成即可

解析完成后即可查看数据,包含设备基本信息、飞行记录,可以详细查看设备的飞行轨迹,时间、经纬度、高度等数据。

三、总结

以上针对大疆无人机的日志分析,但前提是基于了取证软件去进行采集分析,在实际案件中,我们是可以手动去对日志进行分析,以后在案件中也会遇到各种各样的物联网检材,希望大家一起交流学习。

Read more

基于深度学习的无人机航拍小目标检测算法研究

基于深度学习的无人机航拍小目标检测算法研究

本项目针对无人机航拍场景下的小目标检测问题,基于 YOLO11 系列模型,在 VisDrone 2019 数据集上进行训练与优化,并提供了完整的检测系统桌面应用,支持图片、视频、摄像头的实时检测与训练指标可视化。 一、项目概述 无人机航拍图像具有目标尺度小、密集分布、多尺度混合等特点,传统检测算法难以取得理想效果。本项目采用 Ultralytics YOLO11 框架,结合 VisDrone 数据集进行训练,实现了对行人、车辆等 10 类交通相关目标的高效检测,并配套开发了基于 PyQt6 的桌面应用,便于模型验证与日常使用。 二、数据集 2.1 数据集简介 本项目使用 VisDrone 2019-DET 数据集,由天津大学机器学习与数据挖掘实验室 AISKYEYE 团队发布,对应 ICCV 2019 "Vision

用YOLOv12官版镜像做无人机巡检项目分享

用YOLOv12官版镜像做无人机巡检项目分享 在电力巡检一线干了五年,我见过太多这样的场景:飞手操控无人机绕着高压铁塔盘旋,屏幕里画面晃动、细节模糊,肉眼辨认绝缘子裂纹得反复放大三遍;后台算法团队却在抱怨——“模型跑不起来”,不是显存爆了就是推理卡顿,更别说在机载边缘盒子上实时运行。直到把整套系统换成 YOLOv12 官版镜像,整个流程变了:从起飞到识别缺陷,全程无需人工干预;单帧处理压到 2.4ms;连最老款的 Jetson Orin NX 都能稳稳跑满 30FPS。 这不是参数堆砌的纸上谈兵,而是我们刚在南方某省电网完成的实测项目。今天不讲论文、不列公式,就聊一件事:怎么用现成的 YOLOv12 镜像,把一套靠谱的无人机智能巡检系统真正跑通、落地、用起来。 1. 为什么是 YOLOv12?不是 v8、v10,也不是 RT-DETR 先说结论:它解决了无人机巡检中最痛的三个硬约束——低延迟、小体积、强鲁棒性。

机器人架构搭建核心准则:先论文论证,后工程落地

机器人架构搭建核心准则:先论文论证,后工程落地

原创声明:本文为原创技术干货,基于真实工程实践总结,未经授权严禁转载与篡改。 本文写给那些正在或将要主导机器人架构的技术决策者与一线工程师——无论你是CTO、架构师,还是嵌入式开发、算法工程师,只要你关心如何让机器人项目不再烂尾,这篇文章值得你读完。 注意:文中反复出现的“论文”,特指“工程论文”(区别于学术论文),是一份写给团队自己的工程蓝图。请务必读完第二部分的定义,再决定是否认同。 核心观点 在机器人架构设计与实施过程中,先完成系统性论文论证,再开展工程化架构落地,是保障项目可行、流程闭环、资源高效利用的核心前提,也是区分专业机器人架构师与无序开发的关键标准。 金句:先论文后落地,本质上是用确定性的逻辑推导,去对抗不确定性的物理世界。 一、行业普遍认知误区 当前机器人领域从业者普遍存在开发误区:直接跳过前期规划与逻辑论证,盲目开展硬件采购、框架搭建、代码开发与接口调试,将功能拼接等同于架构设计。这种模式缺乏顶层逻辑支撑与可行性验证,本质是无方向的盲目实施,也是多数机器人项目停滞、返工、烂尾的核心诱因。 这种开发就像农村自建房,凭感觉垒砖,从不考虑地质勘测和结构力学

Xilinx FPGA Flash启动时钟频率

Xilinx FPGA Flash启动时钟频率

对于Xilinx FPGA从外部 SPI Flash 启动(通常指 MultiBoot 或简单的配置加载),时钟频率的选择需要综合考虑芯片规格、Flash 型号和 PCB 设计。 一、官方推荐值 1. 配置时钟源 (CCLK) 默认值 * Artix-7 的内部配置逻辑在配置期间有一个最大频率限制: * -2 速度等级的器件,最大配置时钟频率为 66 MHz。 * 这是配置逻辑本身能处理的理论上限。 2. 实际常用/安全值 * 在大多数设计(尤其是成熟开发板)中,通常采用 50 MHz 或 33 MHz 作为配置时钟。 * 33 MHz: 非常保守和安全的选择,兼容性最好,PCB布局要求宽松。 * 50 MHz: 平衡了速度和稳定性的常见选择,对布局有一定要求。 二、