使用西门子博途TIA及仿真软件S7-PLCSIM Advanced通过Kepware OPCUA通讯与Fanuc ROBOGUIDE软件连接进行虚拟仿真调试机器人

优质文章学习记录

— 4 min read
使用西门子博途TIA及仿真软件S7-PLCSIM Advanced通过Kepware OPCUA通讯与Fanuc ROBOGUIDE软件连接进行虚拟仿真调试机器人

前言

使用ROBOGUIDE软件调试机器人时，与PLC通讯那端的调试使我很头痛，包含激活机器人启动回HOME等功能很难单独使用ROBOGUIDE实现（我想应该归咎于我比较菜），此时又需要建立新的PLC控制FANUC机器人的库就做了尝试用OPC搭建仿真环境的测试。测试成功用起来还不错。

配置TIA程序

·创建PLC，例1515。开启OPC服务器。

OPC配置如下：

在TIA中为添加Fanuc机器人组态

以上为在TIA中OPC作为服务器的配置。

配置S7-PLCSIM Advanced V3.0

 ·建立仿真PLC注意开Online Access。

  输入PLC名称和IP地址，启动后将TIA中的PLC程序和配置下载到PLCSIM中。

配置kepware

·由于S7-1500作为OPC服务器，因此需要将kepware设置为客户端

·先配置OPCUA项目属性

新建客户端配置属性

项目中属性要开允许匿名访问。客户端要输入opc服务器地址就是TIA配置的地址。

·建立S7-1500通讯的变量

查看变量通讯状态。Quality为良好为通讯正常，Unknow为连接失败。

配置Fanuc调试软件ROBOGUIDE

·添加外部设备

选择OPC Server，配置通讯属性

给Fanuc机器人配置UI/UO、DI/DO、GI/GO用于Fanuc的IO逻辑

例：

以上可根据需求修改。

·配置外部IO

  右键选择外部设备I/O连接

注意输出和输入选择的设备类型。

理论可直接配置一个WORD进行整体传输，未做测试。

·配置完成开始连接外部设备

连接完成后可以在外部设备I/O连接界面中的值监控当前变量输入和输出端的状态以确保通讯正确

Read more

【前沿解析】2026年3月25日：从机器人协同到全模态AI生态——中关村论坛与昆仑万维双重突破定义AI产业新范式

摘要：2026年3月25日，北京中关村论坛盛大开幕，展示了跨品牌机器人协同服务与昆仑万维三大世界第一梯队模型的突破进展。本文深入解析具身智能机器人“组团上岗”的技术原理、昆仑万维Matrix-Game 3.0、SkyReels V4、Mureka V9的全模态能力，以及产业协同生态的战略价值，涵盖统一调度系统架构、多智能体协作机制、代码实现方案与未来发展趋势。 关键词：具身智能、机器人协同、多模态大模型、全模态AI、中关村论坛、昆仑万维、Matrix-Game 3.0、SkyReels V4、Mureka V9、AI产业生态 一、引言：AI产业化进程加速，生态协同成为新焦点 2026年3月25日，北京中关村论坛年会正式拉开帷幕，本届论坛以"科技创新与产业创新深度融合"为主题，吸引了全球AI领域的目光。与往年不同，今年论坛的"机器人浓度"

Vitis使用教程：从零实现AI模型FPGA部署

从零开始：用Vitis把AI模型部署到FPGA上，我走过的每一步都算数 最近在做边缘AI推理项目时，被一个现实问题卡住了：GPU功耗太高，端侧跑不动；云端延迟又太大，实时性扛不住。于是我把目光转向了FPGA——这块曾经“难啃”的硬件，如今在 Vitis 的加持下，竟然也能像写软件一样开发AI加速器。 今天我想和你分享的，不是一篇冷冰冰的技术文档，而是一次真实的、手把手带你从模型训练到板级验证的全过程实战记录。如果你也想让自己的PyTorch模型在KV260开发板上跑出上千FPS，同时保持极低功耗，那这篇文值得你完整读一遍。 为什么是FPGA？为什么是Vitis？ 先说结论： FPGA + Vitis AI = 边缘智能场景下的“黄金组合” 传统印象里，FPGA开发等于Verilog、时序约束、逻辑综合……门槛高得吓人。但Xilinx（现AMD）推出的 Vitis统一平台 彻底改变了这一点。它允许我们用C/C++甚至Python来描述算法，再通过 高层次综合（HLS） 自动生成硬件电路。 更关键的是，
基于FPGA的高速AD采集系统设计

基于FPGA的高速AD采集系统设计

ADS5400 12bit 1Gsps高速AD采集 Xilinx FPGA 的源码 LVDS接口(Vivado工程的verilog源码) 图2图片介绍: FPGA + DSP + 高速AD DA，XILINX FPGA XC5VSX50T TI DSP TMS320C6455 AD(AD6645) DA(AD9777) ，电子资料 在信号采集领域，高精度、高速的模数转换器(AD)是不可或缺的核心设备。本文将详细介绍一种基于Xilinx FPGA的12bit 1Gsps高速AD采集系统的实现方案，探讨其架构设计及Verilog代码实现。 系统架构概述 该系统由FPGA、DSP和高速AD/DA组成，其中FPGA选用Xilinx XC5VSX50T， DSP选用TI TMS320C6455，AD选用AD6645，DA选用AD9777。整个系统的主要功能是通过FPGA完成对AD的高速数据采集，并通过LVDS接口将采集到的数据传输给DSP进行处理，最后通过DA输出处理后的信号。 LVDS接口设计 LVDS（Low Voltage

CtfShow web入门——爆破21-28

1. web21 抓包发现用户名和密码被放到了Authorization: Basic YWRtaW46YWRtaW4=请求头里面，还被base64加密 这种爆破不太懂，看了一下官方提示里面：https://www.cnblogs.com/007NBqaq/p/13220297.html 使用的Burp Suite的Intruder的Custom iterator爆破模块。 BurpSuite 的 Custom Iterator（自定义迭代器） 模式可以灵活生成认证凭证组合，尤其适用于 Basic Auth 这种 用户名:密码 格式并经过 Base64 编码 的场景。 1.1. 选中payload： 1.2. 设置payloads，设置payload type为Custom interator；在设置Position1、2、3 1.3.