【芯片解读】TI AFE5816:16通道超声波模拟前端 (AFE) 深度详解

【芯片解读】TI AFE5816:16通道超声波模拟前端 (AFE) 深度详解

【芯片解读】TI AFE5816:16通道超声波模拟前端 (AFE) 深度详解

简介

在医疗超声成像、无若检测(NDT)以及声纳应用中,模拟前端(AFE)的性能直接决定了成像的质量。Texas Instruments (TI) 的 AFE5816 是一款高度集成的 16 通道模拟前端解决方案,专为需要高性能、低功耗和小尺寸的便携式及高端超声波系统设计。

国产类似产品为海思的AC9810-32,该产品与TI的AFE5832功能相似,为32通道AFE,海思后续还有64通道的产品推出。


1. 核心特性概览 (Key Features)

AFE5816 是一个多芯片模块(MCM),集成了两个晶圆:VCA(压控放大器)和 ADC_CONV(模数转换)。其主要特性如下:

  • 高集成度:单芯片集成 16 个通道,每个通道包含衰减器、LNA、LPF、ADC 和 CW 混频器。
  • 低功耗设计
    • TGC 模式(时间增益补偿):90mW/通道(65MSPS)。
    • CW 模式(连续波多普勒):59mW/通道。
  • 超低噪声
    • 输入电压噪声:1 nV/√Hz
    • 输入电流噪声:1.2 pA/√Hz。
  • 灵活的 ADC 配置
    • 14-bit @ 65 MSPS (SNR: 75 dBFS)。
    • 12-bit @ 80 MSPS (SNR: 72 dBFS)。
  • 数字时间增益补偿 (DTGC):内置数字引擎,无需外部控制电压即可实现增益调节。
  • CW 多普勒路径:基于无源混频器,具有极低的近端相位噪声 (-148dBc/Hz @ 1kHz)。
  • 封装:小型 15mm × 15mm NFBGA-289 封装。

2. 内部架构详解 (Functional Block Diagram)

AFE5816 的每个通道主要支持两种工作模式:TGC 模式(成像)CW 模式(多普勒)

在这里插入图片描述

2.1 TGC 信号链(成像模式)

这是 B 超成像的主要路径,信号流向如下:

  1. 输入衰减器 (Attenuator):具有 DTGC 功能,衰减范围 0dB 至 8dB,步长 0.125dB。它起到随时间变化的无源终端作用,处理高幅度的近场信号。
  2. 低噪声放大器 (LNA):提供 14dB 至 45dB 的增益,支持 DTGC 控制。
  3. 低通滤波器 (LPF):三阶线性相位滤波器,截止频率可配置为 10、15、20 或 25 MHz,用于抗混叠。
  4. ADC:将模拟信号转换为数字信号,通过 LVDS 接口输出到 FPGA。

2.2 CW 信号链(连续波多普勒模式)

用于测量血流速度等多普勒应用,信号流向如下:

  1. LNA:在 CW 模式下,LNA 自动配置为 18dB 固定增益。
  2. 无源混频器 (Passive Mixer):包含 16x16 交叉点开关,支持 16 种可选相位延迟(λ/16 分辨率)。
  3. 波束赋形求和:所有通道的电流输出在片上进行求和,输出 I/Q 差分电流信号。
    • 注:CW 路径具有低功耗和出色的动态范围,且包含谐波滤波器以抑制 3 阶和 5 阶谐波。

3. 关键技术亮点

3.1 数字时间增益补偿 (DTGC)

传统的 AFE 需要外部 DAC 生成模拟电压来控制 VCA 的增益。AFE5816 创新地集成了 DTGC 引擎

  • 原理:通过内部寄存器配置增益曲线,直接数字控制衰减器和 LNA 的增益。
  • 优势:节省了外部 DAC 组件,简化了 PCB 布局,降低了系统成本。
  • 模式:支持可编程固定增益、上下坡模式(Up/Down Ramp)、外部非均匀模式和内部非均匀模式(使用内部存储器定义复杂的增益曲线)。

3.2 优异的 CW 性能

CW 模式对于检测微弱血流信号至关重要。

  • 相位噪声:AFE5816 的 16X 时钟模式可实现极佳的相位精度,确保低相位噪声。
  • 混频器:采用无源混频器设计,相比有源混频器功耗更低,且无 1/f 噪声,提高了低速血流检测的灵敏度。

3.3 快速过载恢复 (Overload Recovery)

在超声发射期间,接收端会受到高压脉冲的冲击。AFE5816 设计了快速且一致的过载恢复机制,并可以通过 TR_EN 引脚在过载期间断开 LNA 的高通滤波器(HPF),防止因大信号导致的基线漂移,从而在近场成像中获得更好的图像质量。

3.4 数字后处理

ADC 输出端集成了多种数字功能:

  • 数字偏置校正:手动或自动去除通道失调电压。
  • 数字高通滤波器 (HPF):抑制低频噪声。
  • 数字增益与平均:提高 SNR。
  • 测试模式:内置 Ramp、Toggle、PRBS 等测试图样,方便 FPGA 调试 LVDS 接口。

4. 应用电路设计参考

在典型的医疗超声系统中,AFE5816 位于高压 T/R 开关之后,FPGA 之前。

  • 时钟配置
    • ADC 时钟:差分输入,最高 80MHz。
    • CW 时钟:支持 16X、8X、4X 或 1X 模式。推荐使用 16X 模式以获得最佳的相位分辨率和噪声性能。
  • 电源管理
    • 需要 AVDD_1P8, AVDD_1P9, AVDD_3P15 (VCA), DVDD_1P2, DVDD_1P8 (数字) 等多组电源。
    • 支持全局断电 (Global PDN) 和快速部分断电 (Fast PDN),适合电池供电的手持设备,在非成像期间快速休眠省电。
  • 接口
    • SPI:用于寄存器配置。
    • LVDS:高速串行数据输出,支持 1X 和 2X 速率模式以适应不同的采样率需求。

5. 功能详解 (Detailed Functional Description)

AFE5816 的内部架构主要由TGC(时间增益补偿)成像通道CW(连续波)多普勒通道两部分组成。此外,还包含强大的数字控制引擎和后处理模块。

5.1 TGC 成像信号链详解

TGC 路径是 B 超成像的核心,旨在处理高达 100dB 动态范围的回波信号。

5.1.1 可变衰减器 (Attenuator)
  • 架构:位于信号链最前端,是一个压控电阻网络。
  • 作用:作为“随时间变化的无源终端”。在近场强回波阶段,衰减器开启,防止 LNA 饱和;随着深度增加,衰减减小。
  • 参数:衰减范围 8dB 到 0dB,步进 0.125dB(共 64 步)。

输入阻抗匹配:支持从 50Ω 到 800Ω 的源阻抗匹配,通过 INP_RES_SEL 寄存器配置,这对保证信号完整性至关重要。

在这里插入图片描述
5.1.2 低噪声放大器 (LNA)
  • 增益控制:支持 14dB 至 45dB 的增益调节,同样以 0.125dB 为步进(256 步)。
  • 过载恢复 (Overload Recovery)
    • 问题:在发射高压脉冲时,尽管有 T/R 开关保护,仍会有大信号泄漏进来导致 LNA 饱和。
    • 解决方案:AFE5816 具有快速恢复机制。它利用 TR_EN 引脚功能,在过载期间断开 LNA 的高通滤波器(HPF)电容,防止电容充电导致的基线漂移(Baseline Wander),从而实现微秒级的过载恢复,这对近场成像质量至关重要。

LNA HPF:LNA 内部集成高通滤波器,截止频率可通过寄存器配置(75kHz 至 600kHz),用于滤除低频组织运动伪影。

在这里插入图片描述
5.1.3 可编程低通滤波器 (LPF)
  • 拓扑:三阶巴特沃斯滤波器(3rd-order Butterworth)。
  • 截止频率:支持 10, 15, 20, 25 MHz 四档配置(在低功耗模式下频率会降低)。

应用:作为抗混叠滤波器(Anti-Aliasing Filter),限制 ADC 采样前的噪声带宽。

在这里插入图片描述

5.2 数字时间增益补偿 (DTGC) 引擎

这是 AFE5816 最具创新性的部分。它不再依赖外部模拟电压控制增益,而是通过内置的数字引擎自动调节衰减器和 LNA。

DTGC 引擎支持四种模式:

  1. 可编程固定增益模式 (Fixed Gain)
    • 直接通过 SPI 写入增益值,适用于静态调试或非 TGC 应用。
  2. 上下坡模式 (Up/Down Ramp)
    • 工作流:触发后,增益按设定的斜率上升,保持一段时间后下降。
    • 参数:起始增益、停止增益、上升/下降步进及频率均可配置。
  3. 外部非均匀模式 (External Non-Uniform)
    • 类似于步进电机控制。FPGA 通过 TGC_SLOPE 引脚输入脉冲,每个脉冲增加或减少一个增益步进,由 TGC_UP_DN 引脚控制方向。适合需要 FPGA 实时完全接管增益控制的场景。
  4. 内部非均匀模式 (Internal Non-Uniform)
    • 最强模式。芯片内部有 4 个存储体 (Memory Banks),每个存储体包含 160 个 16-bit 字。

用户可以将预定义的增益曲线写入内存。触发后,引擎自动读取内存数据并调整增益。这极大地释放了 FPGA 的实时控制负担。

在这里插入图片描述


在这里插入图片描述

5.3 连续波 (CW) 波束形成器

CW 模式用于测量高速血流,对相位噪声和动态范围要求极高。

  • 混频架构:采用无源混频器 (Passive Mixer)。相比有源混频器,无源架构在低频下没有 1/f 噪声,且功耗更低。
  • 波束赋形原理
    • 基于相移求和(Phase-Shift and Sum)。
    • 芯片内置 16x16 交叉开关矩阵 (Crosspoint Switch)
    • 通过选择 16 种不同相位的本振时钟(LO),实现对每个通道的模拟信号进行延时(相移),精度为 λ/16\lambda/16λ/16。
  • 时钟模式
    • 16X 模式(推荐):输入时钟频率为 CW 发射频率的 16 倍。此模式下,芯片可利用谐波抑制滤波器,抑制 3 阶和 5 阶谐波干扰(>12dB 抑制比),显著提升灵敏度。
    • 支持 8X, 4X 和 1X 模式以适应不同的系统时钟方案。

输出:所有通道混频后的电流在 CW_IP/MCW_QP/M 引脚汇合。外部需要连接运算放大器(如 OPA1632)构成 I/V 转换电路。

在这里插入图片描述

5.4 ADC 与数字后处理模块

ADC 将模拟信号转换为 LVDS 数据流,但在输出前,AFE5816 还提供了丰富的数字处理功能:

  1. 数字偏置校正 (Digital Offset Correction)
    • 手动模式:用户写入固定的 Offset 值进行扣除。
    • 自动模式:芯片利用空闲通道或暗扫描期间的数据,自动计算并去除直流偏置。
  2. 数字高通滤波器 (Digital HPF)
    • 位于 ADC 之后,用于进一步滤除量化后的低频噪声。
  3. 数字增益与平均 (Digital Gain & Averaging)
    • 平均功能:可以将两个通道的数据相加平均,理论上可提高 3dB 的 SNR(以牺牲通道数为代价)。
  4. LVDS 接口灵活性
    • 1X 速率:每个 ADC 对应一对 LVDS 线。
    • 2X 速率:两个 ADC 共用一对 LVDS 线(速率翻倍),减少布线数量。

测试模式:内置 Ramp(斜坡)、Toggle(翻转)、PRBS(伪随机码)等模式,无需模拟输入即可校准 FPGA 的 LVDS 接收时序。

在这里插入图片描述

5.5 电源管理策略

为了适应手持设备,AFE5816 设计了灵活的电源管理:

  • Global PDN (全局断电):功耗降至最低(<数mW),唤醒时间约 1ms(受外部去耦电容充电时间限制)。
  • Fast PDN (快速部分断电)
    • 仅关闭信号通路中的高功耗模块(如 LNA、ADC 核心),但保留参考电压电路和时钟电路。
    • 优势:唤醒时间极短(<10µs),允许系统在两条扫描线之间快速休眠,大幅节省平均功耗。
  • 独立通道控制:可以通过寄存器单独关闭未使用的通道(例如在使用 8 通道探头时关闭另外 8 个通道)。

6. 总结

TI AFE5816 凭借其 90mW/通道的低功耗1nV/√Hz 的低噪声 性能,成为了中高端及便携式超声设备的理想选择。其集成的 DTGC 功能大幅简化了系统设计,而高性能的 CW 路径则保证了多普勒成像的灵敏度。对于正在进行超声波、声纳或高速数据采集系统开发的工程师来说,AFE5816 是一个极具竞争力的单芯片解决方案。

Read more

【无人机追踪】基于 0-1 整数规划实现「能耗最小」的无人机联盟选取,完成目标攻击任务的同时,让所有无人机的总能耗达到最优附Matlab代码

✅作者简介:热爱科研的Matlab仿真开发者,擅长毕业设计辅导、数学建模、数据处理、建模仿真、程序设计、完整代码获取、论文复现及科研仿真。 🍎 往期回顾关注个人主页:Matlab科研工作室  👇 关注我领取海量matlab电子书和数学建模资料  🍊个人信条:格物致知,完整Matlab代码获取及仿真咨询内容私信。 🔥 内容介绍  一、背景 在现代军事作战或特定的工业应用场景中,常常需要多架无人机协同完成目标攻击任务。然而,无人机的能源储备有限,能耗问题成为制约其任务执行效率和持续时间的关键因素。如何在众多无人机中选取合适的无人机组成联盟,使其在成功完成目标攻击任务的同时,将所有参与无人机的总能耗控制在最优水平,是一个亟待解决的重要问题。 传统的无人机任务分配方式可能没有充分考虑能耗因素,或者只是简单地基于距离、速度等单一指标进行分配,这往往无法实现总能耗的最优控制。基于 0 - 1 整数规划的方法为解决这一问题提供了一种有效的途径,它能够综合考虑多种约束条件,精确地对无人机进行筛选和组合,以达到能耗最小化的目标。 二、原理 (一)0 - 1 整数规划基础

FPGA 50 ,Xilinx Vivado 2020 版本安装流程,以及常见问题解析,附中文翻译( Vivado 2020 版本安装教程 )

FPGA 50 ,Xilinx Vivado 2020 版本安装流程,以及常见问题解析,附中文翻译( Vivado 2020 版本安装教程 )

前言 Xilinx 统一安装程序(Unified Installer) 是进行 FPGA 与异构计算平台开发的重要基础工具,集成了 Vivado、Vitis 以及相关文档与设备支持组件。正确完成安装是后续进行硬件设计、软件开发与系统验证的前提。 本文以 Xilinx 统一安装程序 2020.1 为例,结合实际安装过程,对 安装步骤 进行逐步说明,并对 关键选项 的含义进行必要解释。同时,针对安装过程中可能出现的 常见错误(如归档文件无法打开、安装中断等问题),给出原因分析与解决建议,帮助用户快速定位并解决问题。 需要注意的是,安装文件的完整性与安装环境的稳定性对安装成功率影响较大。若安装过程中出现异常,建议优先检查 安装包是否完整、磁盘空间是否充足以及系统权限与安全软件设置是否合理。希望本文能够为初次接触 Xilinx 工具 或在安装过程中遇到问题的用户提供参考和帮助。

Sublime配置verilog开发环境-具备语法高亮、代码补全、自定义代码段及语法检查等功能,提升FPGA开发效率!

Sublime配置verilog开发环境-具备语法高亮、代码补全、自定义代码段及语法检查等功能,提升FPGA开发效率!

对于在学习FPGA开发之前使用过其他集成开发工具如VS、pycharm、keil或编辑工具如Sublime、VScode、Notepad的朋友,在使用Vivado时可能会像博主一样感觉自带编辑器用起来不太舒服,比如不支持语法高亮显示,不支持代码自动补全等功能。因次,使用第三方编辑器来编写Verilog代码是很有必要的。 本文将详细介绍如何在文本编辑器Sublime中配置verilog开发环境,最终实现语法高亮、代码补全、自定义代码段及语法检查等功能,使得可以在Sublime中高效编写verilog代码,大幅提升FPGA开发效率!附带自己在配置中的踩坑经验,希望朋友们按着下面的流程走可以一步配置到位!下面两图为使用Vivado编写代码及使用Sublime编写代码的对比图。 1.Sublime的介绍与安装配置         Sublime Text,是一款由 Sublime HQ 开发的跨平台轻量级代码编辑器,以 “启动快、插件丰富、自定义性强” 为核心特点,广泛用于代码编写、文本编辑和开发效率提升,支持 Windows、macOS、Linux 三大操作系统。

近五年体内微/纳米机器人赋能肿瘤精准治疗综述:以 GBM 为重点

近五年体内微/纳米机器人赋能肿瘤精准治疗综述:以 GBM 为重点

摘要 实体瘤治疗长期受制于递送效率低、肿瘤组织渗透不足以及免疫抑制与耐药等问题。传统纳米药物多依赖被动累积与扩散,难以在肿瘤内部形成均匀有效的药物浓度分布。2021–2025 年,体内微/纳米机器人(包括外场驱动微型机器人、自驱动纳米马达以及生物混合机器人)围绕“运动能力”形成了三条相互收敛的技术路线: 其一,通过磁驱、声驱、光/化学自驱等方式实现运动增强递药与深层渗透,将治疗从“被动到达”推进到“主动进入”; 其二,与免疫治疗深度融合,实现原位免疫唤醒与肿瘤微环境重塑; 其三,针对胶质母细胞瘤(glioblastoma, GBM)等难治肿瘤,研究趋势转向“跨屏障递送(BBB/BBTB)+ 成像/外场闭环操控 + 时空可控释放”的系统工程。 本文围绕“运动—分布—疗效”的因果链条,总结 2021–2025 年代表性研究与关键评价指标,讨论临床转化所需的安全性、